[發明專利]導體屏蔽圖案以及具有電感元件的半導體結構

無效

• 申請號: 200610121555.7
• 申請日: 2006-08-22
• 公開（公告）號: CN101131998A
• 公開（公告）日: 2008-02-27
• 發明（設計）人: 洪建州;曾華洲;陳佑嘉;梁其翔;范政文
• 申請（專利權）人: 聯華電子股份有限公司
• 主分類號: H01L27/00
• 分類號: H01L27/00;H01L23/552;H01F17/00;H01F27/36
• 代理公司: 北京市柳沈律師事務所
• 代理人: 陶鳳波

技術領域

本發明涉及半導體結構，且特別涉及導體屏蔽圖案(shielding?pattern)以及具有電感元件(inductor?device)的半導體結構。

背景技術

在集成電路中，電感元件是一種重要的元件，這些電感元件樣式一般為圓形或方形的螺旋狀金屬線圈，而且這些電感元件的應用范圍相當地廣泛。就高頻應用領域來說，該領域對電感元件的質量要求較高，即應用在此領域的電感元件具有較高的質量因子Q值。上述Q值的定義如下：

Q＝ω₀×L/R????(1)

其中ω₀為電感元件之共振角頻率(resonant?angular?frequency)，R為電感元件的電阻，而L為金屬線圈的電感值。由于電感元件大多很接近硅基底，因此在使用高頻元件的高頻率下，硅基底會變成導體而導致消耗大量的能量并使電感元件的質量降低。

所以，為解決上述問題并提升電感元件的質量與其Q值，發展出一種方法，是利用導體層的屏蔽效應來阻隔基底與電感元件，如美國專利US5,760,456。在這件專利中提到，因為有一層位于電感元件與基底間的導體層，所以可排除基底電阻(resistance)R_sub對電感元件的影響，同時藉由從導體層上的電場終止處(termination)到基底接地(ground)的低電阻路徑，來有效地取代R_sub。

然而，由于目前的電感元件圖案大多采用螺旋狀，所以容易在導體層中誘發渦電流(eddy?current)。隨之而來的問題就是當導體層極為接近電感元件時，導體層中的渦電流會妨礙并抵消螺旋狀電感元件所產生的磁場，導致螺旋狀電感元件的電感(inductance)降低，并因而增加寄生電容(parasiticcapacitance)C_ox。

因此，美國專利US?5,760,456又提出另一種防止渦電流產生的導體圖案。這種導體圖案是將原本整面的導體層改良為不規則圖案或是不成回路的梳狀圖案。

近來，又發展出一種利用導體屏蔽圖案來阻隔電感元件與硅基底的設計，如美國專利US?6,593,838，圖1為這篇專利所提出用于電感元件的一種導體屏蔽圖案的結構俯視圖。

請參照圖1，美國專利US?6,593,838的導體屏蔽圖案100是一種夾在電感元件和硅基底之間的單層導體圖案，且其設計是以輻射狀的結構為主，且導體屏蔽圖案100僅在圖案中央有一個交會點110，而不會有任何一條線路是閉合的回路。

另外，在美國專利US?6,593,838中有提及雙層的導體屏蔽圖案，如圖2A、2B和2C，其為另一種用于電感元件的導體屏蔽圖案的結構俯視圖。

請參照圖2A，這種雙層的導體屏蔽圖案是先用十字型的導體材料作為主干200。然后，請參照圖2B，可以選擇分隔開的另一種導體材料作為輻射支干210?；蛘?，請參照圖2C，選擇連接在中央交會點220的另一種導體材料作為輻射支干230。

不過為了更進一步提升電感元件的質量與其Q值，上述導體屏蔽圖案的結構還有改良的空間。

發明內容

本發明的目的就是在提供一種導體屏蔽圖案，可提升電感元件的質量與其Q值。

本發明的再一目的是提供一種具有電感元件的半導體結構，具備較高的Q值。

本發明提出一種導體屏蔽圖案，用于屏蔽電感元件。這種導體屏蔽圖案包括多條導體層與擴散區。導體層位于基底上，而擴散區則位于基底內，其中各條導體層與各條擴散區互相交錯配置，且這些導體層與擴散區均為開放端(free?end)。

根據本發明的優選實施例所述導體屏蔽圖案，上述導體層與擴散區的配置方式可以是邊對邊(edge?to?edge)、互相間隔一定距離或者是兩兩部分重疊。

根據本發明的優選實施例所述導體屏蔽圖案，上述導體層的材料包括多晶硅或金屬，例如銅、金、鎳、鋁、鎢等。

根據本發明的優選實施例所述導體屏蔽圖案，還包括第一金屬導線與第二金屬導線。第一金屬導線位于導體層上并連接每條導體層；而第二金屬導線則位于擴散區上并連接每個擴散區。其中導體層及與其相連的第一金屬導線組成的圖案均為開放端，而擴散區及與其相連的第二金屬導線組成的圖案也都是開放端。