[發明專利]金屬氧化物半導體器件的制造方法

有效

• 申請號: 200610119145.9
• 申請日: 2006-12-05
• 公開（公告）號: CN101197286A
• 公開（公告）日: 2008-06-11
• 發明（設計）人: 吳漢明
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/28;H01L21/265
• 代理公司: 北京集佳知識產權代理有限公司
• 代理人: 逯長明

技術領域

本發明涉及半導體制造技術領域，特別涉及一種金屬氧化物半導體(MOS)器件的制造方法。

背景技術

在超高速大規模集成電路中為降低MOS晶體管的源/漏電極和柵極的薄膜電阻和寄生電阻，采用了自對準硅化物(salicide)工藝。在自對準技術中，在由形成于半導體襯底上的雜質擴散層構成的源、漏區域和由多晶硅構成的柵極上，形成金屬與半導體例如硅(Si)的反應生成物，即硅化物(下稱金屬硅化物)。金屬硅化物在VLS/ULSI器件技術中起著非常重要的作用。在MOS器件中，經常采用金屬硅化物來得到良好的低電阻接觸。金屬硅化物可以用來提供位于金屬線和襯底接觸區域之間的接觸面，例如多晶硅柵極、硅襯底上的源極和漏極。圖1為金屬硅化物層在晶體管中的位置示意圖。如圖1所示，在源極110、漏極120和柵極130上分別形成有金屬硅化物層151、152、153。金屬硅化物可以降低金屬接觸與下方結構之間的表面電阻，降低上層互連結構的接觸孔與晶體管各極的接觸電阻。

從0.13微米技術節點到90納米技術節點，CMOS技術主要采用鈷硅化物(CoSi)作為接觸層。當技術節點前推進后，器件的尺寸變得越來越小，這時結中高的硅消耗成為鈷的一個大問題，因為高的硅消耗減少了有用的有源區。另一個使用鈷的問題是熱退火溫度較高，它的700～800℃退火溫度和線寬效應對于先進的65納米MOS技術來說是不能接受的。

從90納米工藝節點以后，開始用鎳(Ni)代替鈷形成鎳的金屬硅化物(NiSi)作為接觸層。特別是在65nm及以下，由于鎳沒有線寬效應，具有更低的硅消耗和較低的熱預算(thermal?budget)以及更低的接觸電阻，所以65納米以下工藝節點用鎳取代鈷。但是，NiSi在高溫時沒有CoSi穩定，在溫度較高時會形成高阻的Ni₂Si，因此鎳的退火溫度必須控制在350～450℃之間。NiSi是人們需要的低阻相，不過NiSi是一個中間相。圖2中的金屬硅化物以鎳為例，如圖2所示，在溫度高于450℃時，低阻的NiSi會轉變為高阻的Ni₂Si相。而且，鎳在硅中的擴散系數較大，在硅化反應時，化合反應在硅中擴散進行。尤其是在65nm以下的工藝節點，不穩定的NiSi轉變為高阻態的Ni₂Si后，Ni₂Si會由沿源/漏極表面晶格缺陷(例如位錯)向下擴散，從而在源極110、漏極120表面的硅化鎳層151和152下方形成由高阻態的Ni₂Si組成的釘軋(spriking)區域160和161，導致接觸電阻增大。

在專利號為US6,180,469的美國專利公開了一種在柵極和源、漏區域表面形成金屬硅化物層的方法。如圖3所示，該方法于沉積金屬Ni之前先利用離子注入200(ion?implant)的方式，在柵極130、源極110和漏級120表面上形成非晶態的阻擋層171、172和173。然后沉積金屬Ni并通過熱處理形成Ni的硅化物，由于阻擋層的作用，Ni的硅化物無法向下擴散形成釘軋。但離子注入的工藝要采用離子束掃描的方式進行離子注入，因此存在生產效率低下、成本高的缺陷。

發明內容

本發明的目的在于提供一種金屬氧化物半導體器件的制造方法，能夠降低在源/漏區形成釘軋(spriking)的風險，而且能夠降低成本。

為達到上述目的，本發明提供的一種金屬氧化物半導體器件的制造方法，包括：

在半導體襯底上形成柵極、源區和漏區，所述柵極兩側具有側壁間隔物；

對所述柵極、源區和漏區進行等離子體注入使表面達到非晶化；

在所述柵極、源區和漏區表面淀積金屬；

對所述金屬進行熱退火形成金屬硅化物層。

用于產生所述等離子體的物質包括但不限于鍺Ge、碳C、氮氣N₂、氦氣He或氬氣Ar。

產生所述等離子體的射頻功率為1～5KW；射頻偏置功率為10～100KW。

所述等離子體的轟擊能量為5～20keV。

對所述金屬進行熱退火的步驟包括：

第一快速熱退火步驟；

刻蝕未進行硅化反應的金屬；

第二快速熱退火步驟。

所述第一快速熱退火的溫度為250℃～350℃；所述第二快速熱退火的溫度為350℃～500℃。所述金屬為鎳。

與現有技術相比，本發明具有以下優點：