[發明專利]一種電荷泵電路

有效

• 申請號: 200610118979.8
• 申請日: 2006-12-01
• 公開（公告）號: CN101192794A
• 公開（公告）日: 2008-06-04
• 發明（設計）人: 王光春
• 申請（專利權）人: 上海貝嶺股份有限公司
• 主分類號: H02M3/07
• 分類號: H02M3/07
• 代理公司: 北京金信立方知識產權代理有限公司
• 代理人: 黃威;張金海

技術領域

本發明涉及一種電荷泵電路，尤其涉及一種采用PMOS作為電荷泵的整流管的低工作電壓高轉換效率的新型電荷泵電路。

背景技術

在存儲器電路中，一般需要使用一個十幾伏高壓對存儲單元進行編程。由于電源電壓一般在1～5V之間，所以一般在芯片內部設計一個電荷泵，其作用是將較低的編程電壓轉換成較高的編程電壓。

傳統的電荷泵電路一般采用稱為DICKSON式的電路，原理圖如圖5所示，考慮到工藝的原因，實際電路往往用NMOS管替代二極管。

該結構的特點是，每級(包括一個電容和一個整流二極管)抬高的電壓即電壓增益，第N級的電壓增益為Gv＝V_n-V_n-1＝ΔV-Vtn，其中V_n為第N級的輸出電壓，V_n-1為第N-1級的輸出電壓，ΔV為電壓變化，Vtn為NMOS整流管的閾值電壓，考慮到襯偏效應的影響，Vtn一般大于1V。N級電荷泵的最終輸出電壓等于

V_out＝V_tn+N·G_V-V_tn

所以在不考慮電壓轉換效率情況下，電荷泵的工作條件是：Vdd＞V_tn，其中Vdd是輸入電源電壓。但實際上當電源電壓接近Vtn時，每級只能提供很低的電壓增益，例如當Vdd＝1.2V，Vtn＝1V時，要提供16V的編程電壓就需要80級這樣的電荷泵串聯，這樣的電荷不僅面積會大到讓人無法接受，而且電源的轉換效率極低，根本無法提供足夠的驅動能力。

為了降低電荷泵的工作頻率，較先進的設計中一般是設法降低整流管的導通電壓(即二極管的正向壓降或者MOS管的閾值)的方法來降低工作電壓，提高電壓增益。但是這樣做存在三方面問題，首先Gv＝V_n-V_n-1＝ΔV-Vtn，意味著降低整流管的導通電壓只能減小Vtn的影響而不能消除Vtn帶來的電壓損失，其次整流管的導通電壓降低一般會帶來一定的漏電，第三，要降低整流管的導通電壓對工藝提出了特殊的要求。

發明內容

針對上述問題，本發明提供一種低工作電壓高轉換效率的新型電荷泵電路。

根據本發明的電荷泵電路，包括多級電荷泵，每級電荷泵由電容和整流管組成，其中電荷泵的整流管采用PMOS管。每級電荷泵包括兩個電容和兩個整流管。PMOS管P1的源極和PMOS管P2的柵極連接到輸入端的電壓，同時通過電容C₂與時鐘信號CP相連；PMOS管P1的漏極與PMOS管P2的漏極連接到輸出端，并通過電容C₂’與時鐘信號NCP相連；PMOS管P1的柵極和PMOS管P2的源極通過電容C₁與時鐘信號ngcp相連。PMOS管的導通與否取決于輸入端IN的輸入電壓Vdd、電容C₁連接的時鐘信號ngcp以及電容C₂連接的時鐘信號CP。

本發明的電荷泵電路的襯偏電壓較小，閾值較低，采用較少的級數即可得到所需電壓，是一種低工作電壓高轉換效率的新型電荷泵電路。

附圖說明

圖1是本發明的核心電路結構圖。

圖2是本發明中圖1的相關信號示意圖。

圖3是實現倍壓時鐘的電路圖。

圖4是實現倍壓時鐘的時序圖。

圖5是傳統電荷泵電路的原理圖。

具體實施方式

下面將結合附圖及其優選實施例詳細說明本發明。

圖1是本發明的電荷泵電路中一級電荷泵的電路結構，圖2是本發明的一級電荷泵電路相關的信號示意圖。

如圖1所示，??C₁，C₂，P1，P2構成一級電荷泵，C₂’作為下級電荷泵的輸入。討論電路穩態工作時一個時鐘周期的工作情形，起始狀態為CP＝0，NCP＝0，ngcp＝1(高電平＝2*Vdd)，節點IN已建立起一個穩定的基準電位(最低電位)V0。

第1步：CP上跳，Vin被上舉到V0+Vdd，而Vout＝V0+Vdd-ΔV，其中-ΔV代表電荷轉移產生的電壓損失。