[發明專利]用于應變硅MOS晶體管的使用硬掩模的刻蝕方法和結構

無效

• 申請號: 200610118772.0
• 申請日: 2006-11-20
• 公開（公告）號: CN101192538A
• 公開（公告）日: 2008-06-04
• 發明（設計）人: 陳軍;吳漢明;高大為;朱蓓;伯凡帝·保羅
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/8238
• 代理公司: 北京東方億思知識產權代理有限責任公司
• 代理人: 李劍

1.一種用于形成半導體集成器件的方法，包括：

提供半導體襯底；

形成上覆于所述半導體襯底的電介質層；

形成上覆于所述電介質層的柵極層；

形成上覆于所述柵極層的硬掩模；

利用所述硬掩模作為保護層，圖案化所述柵極層，以形成包括多個邊緣的柵極結構；

形成上覆于所述柵極結構的電介質層，以保護包括所述多個邊緣的所述柵極結構；

由所述電介質層形成多個隔片，同時保留上覆于所述柵極結構的所述硬掩模；

利用所述電介質層和所述硬掩模作為保護層，刻蝕緊鄰所述柵極結構的源區和漏區，同時所述硬掩模防止所述柵極結構的任何部分被暴露；

保留上覆于所述柵極結構的所述硬掩模；

將硅鍺材料沉積到所述源區和所述漏區中，以填充所述被刻蝕的源區和所述被刻蝕的漏區，同時利用所述硬掩模使所述柵極層的任何部分保持不被暴露，以使所述柵極結構基本沒有任何硅鍺材料的永久性沉積；

使得所述源區和所述漏區之間的溝道區從形成在所述源區和所述漏區中的至少所述硅鍺材料以壓縮模式發生應變；以及

從所述柵極結構去除所述硬掩模，以暴露所述柵極結構的頂部，所述柵極結構的所述頂部基本沒有任何硅鍺材料。

2.如權利要求1所述的方法，其中所述電介質層小于300埃。

3.如權利要求1所述的方法，其中所述溝道區的長度為所述柵極結構的寬度。

4.如權利要求1所述的方法，其中所述半導體襯底是基本的硅材料。

5.如權利要求1所述的方法，其中所述硅鍺材料是單晶體。

6.如權利要求1所述的方法，其中所述硅鍺具有7∶3到9∶1的硅/鍺比。

7.如權利要求1所述的方法，還包括形成上覆于所述柵極結構的所述頂部的金屬層。

8.如權利要求7所述的方法，還包括熱處理所述金屬層，以將所述金屬層硅化到所述柵極結構。

9.如權利要求1所述的方法，其中利用外延反應器提供所述硅鍺材料的所述沉積。

10.如權利要求1所述的方法，其中所述壓縮模式增大所述溝道區中的空穴的遷移率。

11.如權利要求1所述的方法，其中所述硬掩模包括金屬材料或者電介質材料。

12.如權利要求1所述的方法，其中所述柵極是沒有任何含鍺物質的多晶硅。

13.一種用于形成半導體集成器件的方法，包括：

提供半導體襯底，所述半導體襯底包含具有第一晶格常數的含硅材料；

形成上覆于所述半導體襯底的電介質層；

形成上覆于所述電介質層的包含含多晶硅材料的柵極層；

形成上覆于所述柵極層的硬掩模，所述預定厚度的硬掩模至少在刻蝕和沉積的整個過程中被保留；

利用所述硬掩模作為保護層，圖案化所述柵極層，以形成包括多個邊緣的柵極結構；

形成上覆于所述柵極結構的電介質層，以保護包括所述多個邊緣的所述柵極結構；

由所述電介質層形成多個隔片，同時保留上覆于所述柵極結構的所述硬掩模；

利用所述電介質層和所述硬掩模作為保護層，刻蝕緊鄰所述柵極結構的源區和漏區，同時所述硬掩模防止所述柵極結構的任何部分被暴露；

保留上覆于所述柵極結構的所述硬掩模；

將硅鍺材料沉積到所述源區和所述漏區中，以填充所述被刻蝕的源區和所述被刻蝕的漏區，同時利用所述硬掩模使所述柵極層的任何部分保持不被暴露，以使所述柵極結構基本沒有任何硅鍺材料的永久性沉積；

使得所述源區和所述漏區之間的溝道區從形成在所述源區和所述漏區中的至少所述硅鍺材料以壓縮模式發生應變；以及

從所述柵極結構去除所述硬掩模，以暴露所述柵極結構的頂部，所述柵極結構的所述頂部基本沒有任何硅鍺材料。

14.如權利要求13所述的方法，其中所述電介質層小于300埃。

15.如權利要求13所述的方法，其中所述溝道區的長度為所述柵極結構的寬度。

16.如權利要求13所述的方法，其中所述半導體襯底是基本的硅材料。