[發明專利]一種非易失性存儲器電路及其設計方法

有效

• 申請號: 200610118758.0
• 申請日: 2006-11-24
• 公開（公告）號: CN101192196A
• 公開（公告）日: 2008-06-04
• 發明（設計）人: 吳海宏;王勇;陸健;盛榮華;胡燕;楊潔偉;范紅梅;朱越予
• 申請（專利權）人: 無錫華潤矽科微電子有限公司
• 主分類號: G06F12/02
• 分類號: G06F12/02
• 代理公司: 上海智信專利代理有限公司
• 代理人: 王潔

1.一種非易失性存儲器電路的設計方法，其特征在于將非易失性存儲器電路內部的非易失性存儲區空間進行分割，并賦予每個分存儲區于不同的器件地址，電路首先對外部輸入的器件地址進行判斷，然后通過器件地址來判斷應該對哪個分存儲區進行操作。

2.如權利要求1所述的非易失性存儲器電路的設計方法，其特征在于所述的非易失性存儲器的非易失性存儲區空間分割成的各個分存儲區的存儲容量大小一樣。

3.如權利要求2所述的非易失性存儲器電路的設計方法，其特征在于所述的每個分存儲區容量大小為256比特，所述的外部輸入的器件地址是三位器件地址。

4.如權利要求1至3中任一項所述的非易失性存儲器電路的設計方法，其特征在于所述的非易失性存儲器電路是噴墨打印機墨盒芯片電路。

5.一種非易失性存儲器電路的設計方法，其特征在于非易失性存儲器電路內部的非易失性存儲區分為主存儲區和輔助存儲區兩個存儲區，主存儲區和輔助存儲區又各自分成數量相等的復數個分存儲區；主存儲區的各個分存儲區分別對應不同的器件地址，輔助存儲區的各分存儲區和主存儲區的各分存儲區兩兩對應，并響應主存儲區中與之對應的分存儲區的器件地址；電路正常工作時，主存儲區用來存儲需要和外部其它電路交換的數據，輔助存儲區則用來對外部輸入且需要寫入主存儲區的數據進行比較，并根據比較結果選擇將外部數據直接寫入主存儲區的對應器件地址的分存儲區或者對主存儲區的對應器件地址的分存儲區的數據進行擦除操作。

6.如權利要求5所述的非易失性存儲器電路的設計方法，其特征在于所述的非易失性存儲器電路還可以根據比較的結果選擇將外部數據進行一定的運算處理后再寫入主存儲區的對應器件地址的分存儲區還是不進行任何操作。

7.一種非易失性存儲器電路，其特征在于該非易失性存儲器電路內部的非易失性存儲區空間分割成復數個分存儲區，每個分存儲區對應不同的器件地址，具體工作時，電路首先對外部輸入的器件地址進行判斷，然后通過器件地址來判斷應該對哪個分存儲區進行操作。

8.如權利要求7所述的非易失性存儲器電路，其特征在于所述的非易失性存儲器的非易失性存儲區空間分割成的各個分存儲區的存儲容量大小一樣。

9.如權利要求8所述的非易失性存儲器電路，其特征在于所述的每個分存儲區容量大小為256比特，所述的外部輸入的器件地址是三位器件地址。

10.如權利要求7至9中任一項所述的非易失性存儲器電路，其特征在于所述的非易失性存儲器電路是噴墨打印機墨盒芯片電路。

11.一種非易失性存儲器電路，其特征在于非易失性存儲器電路內部的非易失性存儲區分為主存儲區和輔助存儲區兩個存儲區，主存儲區和輔助存儲區又各自分成數量相等的復數個分存儲區；主存儲區的各個分存儲區分別對應不同的器件地址，輔助存儲區的各分存儲區和主存儲區的各分存儲區兩兩對應，并響應主存儲區中與之對應的分存儲區的器件地址；電路正常工作時，主存儲區用來存儲需要和外部其它電路交換的數據，輔助存儲區則用來對外部輸入且需要寫入主存儲區的數據進行比較，并根據比較結果選擇將外部數據直接寫入主存儲區的對應器件地址的分存儲區或者對主存儲區的對應器件地址的分存儲區的數據進行擦除操作。

12.如權利要求11所述的非易失性存儲器電路，其特征在于所述的非易失性存儲器電路還可以根據比較的結果選擇將外部數據進行一定的運算處理后再寫入主存儲區的對應器件地址的分存儲區還是不進行任何操作。