[發明專利]一種自適應速率匹配總線的橋接電路無效
| 申請號: | 200610118329.3 | 申請日: | 2006-11-14 |
| 公開(公告)號: | CN101183347A | 公開(公告)日: | 2008-05-21 |
| 發明(設計)人: | 唐宏斌;朱志明;賴志強;黃奇武 | 申請(專利權)人: | 智多微電子(上海)有限公司 |
| 主分類號: | G06F13/40 | 分類號: | G06F13/40 |
| 代理公司: | 上海新天專利代理有限公司 | 代理人: | 王敏杰 |
| 地址: | 200122上海市浦*** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 自適應 速率 匹配 總線 電路 | ||
1.一種自適應速率匹配總線的橋接電路,其特征在于該橋接電路主要包括:
一HCLK/PCLK時鐘頻率比率檢測電路,其在每兩PCLK時鐘周期完成對HCLK和PCLK之間的頻率比的檢測;在第一個時鐘周期,一個計數器用HCLK作為計數時鐘進行計數,計數的結果在第一個PCLK時鐘周期結束時用HCLK存到一個寄存器中,該寄存器的值即為HCLK和PCLK之間的時鐘頻率比(RHCLK/PCLK);
在第二個時鐘周期,用PCLK將RHCLK/PCLK鎖存到另一個寄存器中,作為參考值(Ref_RHCLK/PCLK);當系統改變PCLK頻率時,在第一個PCLK時鐘周期結束時RHCLK/PCLK會被更新,這樣在第二個時鐘周期,RHCLK/PCLK不等于Ref_RHCLK/PCLK,電路會產生一個復位信號,將AHB到APB的橋接電路復位,在第三個時鐘周期(新的RHCLK/PCLK檢測周期),由于Ref_RHCLK/PCLK已經被更新,等于RHCLK/PCLK,橋接電路會在新的PCLK頻率下開始正常工作;
根據檢測到的HCLK和PCLK之間的時鐘頻率比,該總線橋接電路通過一AHB總線傳輸控制狀態機AHB_FSM和一APB總線傳輸控制狀態機APB_FSM,將系統對外設的讀寫操作時序從AHB協議轉換到APB協議;AHB_FSM檢測來自AHB總線的有效傳輸信號和接收來自APB_FSM的狀態反饋,APB_FSM則用來接收來自AHB_FSM輸出的有效讀寫控制信號,轉換成遵循APB協議的對外設的有效讀寫信號,從而完成AHB和APB總線協議的轉換;
以及,一外設地址譯碼和數據選擇通道電路,其會對來自AHB總線的高位地址進行譯碼,產生若干個外設接口的選通信號;低位地址則轉換成APB總線的地址總線,同時在數據通路上,會根據外設接口選通信號,將數據送到不同的外設和讀取來自不同外設的數據。
2.根據權利要求1所述的一種自適應速率匹配總線的橋接電路,其特征在于HCLK/PCLK時鐘頻率比率檢測電路中,在第一個時鐘周期,一個6位二進制計數器用HCLK作為計數時鐘進行計數,計數的結果在第一個PCLK時鐘周期結束時用HCLK存到一個寄存器中,該寄存器的值即為HCLK和PCLK之間的時鐘頻率比(RHCLK/PCLK)。
3.根據權利要求2所述的一種自適應速率匹配總線的橋接電路,其特征在于支持的HCLK和PCLK之間的頻率比率的范圍N可以為1-63之間的任意整數。
4.根據權利要求3所述的一種自適應速率匹配總線的橋接電路,其特征在于支持的HCLK和PCLK之間的頻率比率的范圍N可以為1-63之間的任意整數;若需擴大PCLK頻率檢測范圍,可增大計數器位數,7位計數器支持最大PCLK分頻數為127,8位計數器支持最大PCLK分頻數為255,依此類推。
5.根據權利要求1所述的一種自適應速率匹配總線的橋接電路,其特征在于外設地址譯碼和數據選擇通道電路中,其會對來自AHB總線的4位高位地址進行譯碼,產生16個外設接口的選通信號。
6.根據權利要求5所述的一種自適應速率匹配總線的橋接電路,其特征在于若需要增加外設數目,則需增加參與外設地址譯碼的AHB地址總線高位地址數目,5位可產生32個外設選通信號,6位可產生64個外設地址選通信號,依次類推。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于智多微電子(上海)有限公司,未經智多微電子(上海)有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200610118329.3/1.html,轉載請聲明來源鉆瓜專利網。





