[發明專利]非揮發性半導體存儲器及其制作方法

有效

• 申請號: 200610116884.2
• 申請日: 2006-09-30
• 公開（公告）號: CN101154593A
• 公開（公告）日: 2008-04-02
• 發明（設計）人: 肖德元;金鐘雨
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/28;H01L21/8247;H01L29/788;H01L29/423;H01L29/49;H01L27/115
• 代理公司: 北京集佳知識產權代理有限公司
• 代理人: 逯長明

技術領域

本發明涉及非揮發性半導體存儲器，具體地說，本發明涉及一種含有納米單晶硅浮柵的非揮發性半導體存儲器及其制作方法。

背景技術

非揮發性存儲器例如可擦除可編程只讀存儲器(electrically?programmableread-only?memory，EPROM)、電可擦可編程只讀存儲器(electrically-erasableprogrammable?read-only?memory，EEPROM)以及快閃存儲器(flash?memory)目前廣泛用做計算機系統的數據存儲器件，在系統關閉或無電源供應時仍能保持數據信息。

一個非揮發性存儲器(non-volatile?memory；NVM)通常也是一個MOS管，具有一個源極，一個漏極，一個控制柵(control?gate)以及一個浮柵(floatinggate)，浮柵被絕緣體隔絕于其他部分。

傳統的非揮發性存儲器采用多晶硅浮柵，以快閃存儲器為例，參考附圖1，包含兩個多晶硅柵，其中1為控制柵，與字線相連，用來控制單元的導通以及單元的編程讀出等操作，7為浮柵，完全被隧道氧化層3和阻擋氧化層2包圍，能夠存儲注入的電子，5為半導體基板，4和6分別為源極和漏極。所述的隧道氧化層3和阻擋氧化層2材料為二氧化硅。如果浮柵7上沒有存儲電子電荷，控制柵1對應一個較低的閾值電壓；當浮柵7上存儲了電子電荷，則控制柵閾值電壓增大，這樣在讀取的時候，控制柵1上加上一個介于高閾值電壓和低閾值電壓之間的讀取電壓，浮柵7中有電子的單元因為閾值電壓高而不導通，所以沒有讀出電流，因此該單元就存了信息“0”；當浮柵7中沒有存儲電子的時候，閾值電壓低，浮柵7中有電子的單元導通，有較大的讀出電流，該單元就存了信息“1”。隨著技術的發展，對存儲器的數據存儲以及保持能力的要求越來越高，這種傳統的存儲器越來越不能滿足社會發展的需要。

為了增加浮柵保持電子的能力，申請號為200510082811.1的中國專利申請文件提供了一種改進的快閃存儲器，參考附圖2所示，1為多晶硅控制柵，2為阻擋氧化層，3為隧道氧化層，5為半導體基板，4和6分別為源極和漏極，7為多晶硅浮柵。所述的多晶硅浮柵7沿溝道方向采用P⁺N⁺P⁺摻雜多晶硅來代替傳統的單一摻雜的多晶硅浮柵，其中P⁺和N⁺的摻雜濃度都大于10¹⁹/cm³，如圖2中8為P⁺摻雜多晶硅，9為N⁺摻雜多晶硅。P⁺N⁺P⁺摻雜多晶硅可通過光刻定義不同浮柵窗口，分別進行P⁺和N⁺兩次離子注入形成。這種存儲器的電子保持能力雖然得到了一定的提高，但是由于其控制柵為多晶硅，數據儲存能力還不能滿足技術發展的需要。

發明內容

本發明解決的問題是針對現有技術中非揮發性半導體存儲器的數據儲存能力不能滿足技術發展需要的缺陷，提供一種非揮發性半導體存儲器及其制作方法，這種非揮發性半導體存儲器實現了單電子存儲，而且納米單晶硅浮柵中的納米單晶硅離子的密度可調整形成工藝進行調節，存儲能力較高。

針對上述問題，本發明提供了一種非揮發性半導體存儲器的制作方法，包括下列步驟：

在半導體基體形成隧道氧化層；

在隧道氧化層上形成半球形多晶硅顆粒，氧化半球形多晶硅表面，使其轉變為納米單晶硅層和覆蓋在納米單晶硅層上的第一氧化硅層；

在第一氧化硅層上沉積層間介電層；

在層間介電層上形成多晶硅層；

圖案化多晶硅層，形成控制柵；

圖案化層間介電層以及第一氧化硅層，形成阻擋氧化層；

圖案化所述納米單晶硅層，形成浮柵；

摻雜半導體基板形成分離的源極和漏極；

圖案化隧道氧化層，形成柵氧化層，所述控制柵、阻擋氧化層、浮柵以及柵氧化層共同構成半導體存儲器的柵極結構，在柵極結構上加電壓時，源極和漏極之間能形成導電溝道。

另一方面，本發明還提供了一種非揮發性半導體存儲器，包括設置在半導體基體內并分離的源極和漏極以及半導體基體上的柵極結構，柵極結構加電壓時，能在源極和漏極之間形成導電溝道，所述的柵極結構包括：位于半導體基體上的柵氧化層；位于柵氧化層上的浮柵，以及隔離浮柵和控制柵的阻擋氧化層，所述的浮柵由半球狀的納米單晶硅顆粒組成。