[發(fā)明專利]雙核公鑰密碼算法運(yùn)算協(xié)處理器的一種實(shí)現(xiàn)方法

有效

• 申請(qǐng)?zhí)枺?/td>: 200610114095.5
• 申請(qǐng)日: 2006-10-27
• 公開（公告）號(hào): CN101170406A
• 公開（公告）日: 2008-04-30
• 發(fā)明（設(shè)計(jì)）人: 胡曉波;陳立志;關(guān)紅波;余秋芳;陳學(xué)振;田勇
• 申請(qǐng)（專利權(quán)）人: 北京中電華大電子設(shè)計(jì)有限責(zé)任公司
• 主分類號(hào): H04L9/30
• 分類號(hào): H04L9/30
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種公鑰密碼算法協(xié)處理器的實(shí)現(xiàn)方法，其硬件是由兩個(gè)相同的運(yùn)算模塊組成，每個(gè)運(yùn)算模塊包括：RAM模塊、算法模塊和控制模塊，其特征在于：協(xié)處理器包括雙核、多RAM模塊、控制模塊和一位地址線，使用該協(xié)處理器需要完整的指令集，并按一定的操作流程執(zhí)行。

2.如權(quán)利要求1所述多RAM模塊，其特征在于協(xié)處理器中使用一個(gè)雙端口RAM和一個(gè)單端口RAM。

3.如權(quán)利要求1所述雙核，其特征是指協(xié)處理器中包含兩個(gè)完全相同的運(yùn)算模塊，每個(gè)運(yùn)算模塊都有各自的RAM模塊、算法模塊和控制模塊。

4.如權(quán)利要求1所述控制模塊，其特征是主要包括接口控制、對(duì)RAM的讀寫控制、對(duì)專用寄存器的讀寫控制、握手信號(hào)的控制和算法模塊的所有開關(guān)控制。

5.如權(quán)利要求1所述一位地址線，其特征是在運(yùn)算過程中標(biāo)示兩個(gè)地址：命令寄存器和數(shù)據(jù)寄存器。

6.如權(quán)利要求1所述為保證協(xié)處理器正常工作的操作流程，其步驟如下：

1>輸入寫參數(shù)指令(地址線置0)；

2>輸入?yún)?shù)(地址線置1)；

3>輸入寫數(shù)據(jù)指令(地址線置0)；

4>輸入數(shù)據(jù)(地址線置1)；

5>輸入運(yùn)算指令(地址線置0)；

6>等待運(yùn)算結(jié)束，輸出結(jié)果數(shù)據(jù)(地址線置1)。

7.如權(quán)利要求1所述算法模塊中包括模乘運(yùn)算、模加運(yùn)算、模減運(yùn)算、取模運(yùn)算。