[發明專利]制造快閃記憶元件的方法

有效

• 申請號: 200610111536.6
• 申請日: 2006-08-23
• 公開（公告）號: CN101071792A
• 公開（公告）日: 2007-11-14
• 發明（設計）人: 羅闐軒;吳俊沛
• 申請（專利權）人: 旺宏電子股份有限公司
• 主分類號: H01L21/8247
• 分類號: H01L21/8247;H01L21/336;H01L21/28
• 代理公司: 北京中原華和知識產權代理有限責任公司
• 代理人: 壽寧;張華輝

技術領域

本發明是有關于一種半導體元件，且特別是有關于一種具有增加的柵極耦合比的快閃存儲器元件。

背景技術

快閃存儲器元件在所屬領域中是已知的。舉例來說，美國專利第6,897，116號(Lee等人，“‘116號專利”)揭示具有增加的柵極耦合比(GCR)的快閃存儲器元件的實施例。在所述‘116號專利中論述柵極耦合比的概念，且所述論述以引用的方式并入本文中。制造具有增加的柵極耦合比的快閃存儲器元件的方法將為合乎需要的，所述方法：1)提供工藝更大的靈活性；和2)不需要減少埋入式漏極半導體空間。

發明內容

簡單來說，在第一方面中，本發明是針對一種制造包括半導體間隔層的快閃存儲器元件的方法，所述半導體間隔層與第一半導體層可操作地接觸以形成浮置柵極。所述方法包含形成所述第一半導體層的步驟。將包括多個凹槽的半導體間隔層形成于第一半導體層的頂部上。將氧化層形成于半導體間隔層的頂部上。移除氧化層以形成半導體間隔層，并暴露每一凹槽的內部表面。

第二方面中，本發明是一種制造快閃存儲器元件的方法，其包含提供板線的步驟，所述板線與第一半導體層可操作地接觸以形成浮置柵極，所述板線具有多個凹槽，其中使用濕式蝕刻工藝來制造所述板線。

第三方面中，本發明是一種制造快閃存儲器元件的方法，其包含提供半導體基底的步驟。將柵極氧化層形成于半導體基底上。將第一半導體層形成于柵極氧化層上。將絕緣層形成于第一半導體層上。移除絕緣層的一部分以暴露第一半導體層的一部分。移除第一半導體層的一部分以暴露柵極氧化層的一部分。將離子植入基底中以形成多個埋入式漏極。提供一形成多個島狀結構(mesa)的埋入式漏極氧化層，每一島狀結構定位于所述埋入式漏極中的一個的頂部上，且每一島狀結構都具有在第一半導體層的剩余部分的上部表面上延伸的上部表面。對埋入式漏極氧化層島狀結構的上部表面和絕緣層進行研磨，以形成一大體上平坦的表面。移除絕緣層的剩余物以暴露第一半導體層的剩余部分的上部表面。具有大體均勻厚度的半導體間隔層形成于埋入式漏極氧化層島狀結構的上部表面的頂部和第一半導體層的剩余部分上。因此多個凹槽形成于第一半導體層的剩余部分上。在半導體間隔層的頂部上形成足夠厚度的氧化層，以填充所述多個凹槽中的每一個。移除形成于半導體間隔層頂部上的氧化層的一部分以暴露半導體間隔層的一部分，但將氧化層的剩余部分留在所述多個凹槽中。移除半導體間隔層的一部分以暴露埋入式漏極氧化層島狀結構的上部表面。移除形成于半導體間隔層頂部上的氧化層的剩余物和埋入式漏極氧化層的一部分，以暴露半導體間隔層的剩余物(包括所述多個凹槽的每一個的內部表面)和第一半導體層的一部分。將絕緣堆疊結構形成于埋入式漏極氧化層、第一半導體層和半導體間隔層的暴露部分上。將第二半導體層形成于絕緣堆疊結構的頂部上。

第四方面中，本發明是一種制造快閃存儲器元件的方法，其包含提供半導體基底的步驟。將柵極氧化層形成于半導體基底上。將第一半導體層形成于柵極氧化層上。將絕緣層形成于第一半導體層上。移除絕緣層的一部分以暴露第一半導體層的一部分。移除第一半導體層的一部分以暴露柵極氧化層的一部分。將離子植入基底中以形成多個埋入式漏極。形成多個埋入式漏極氧化層島狀結構，每一埋入式漏極頂部上都有一個島狀結構。所述多個埋入式漏極氧化層島狀結構的每一個都具有在第一半導體層的剩余部分的上部表面上延伸的一上部表面。對埋入式漏極氧化層島狀結構的上部表面和絕緣層進行研磨，以形成大體上平坦的表面。移除絕緣層的剩余物以暴露第一半導體層的剩余部分的上部表面。將具有大體均勻厚度的半導體間隔層形成于埋入式漏極氧化層島狀結構的上部表面的頂部和第一半導體層的剩余部分上，在第一半導體層的剩余部分上形成多個凹槽，每一凹槽都包括一暴露的內部表面。移除半導體間隔層的一部分以暴露所述多個埋入式漏極氧化層島狀結構的上部表面和第一半導體層的上部表面的至少一部分。移除埋入式漏極氧化層的一部分以暴露半導體間隔層的剩余物。將絕緣堆疊結構形成于埋入式漏極氧化層、第一半導體層和半導體間隔層的暴露部分上。將第二半導體層形成于絕緣堆疊結構的頂部上。

為讓本發明的上述和其他目的、特征和優點能更明顯易懂，下文特舉實施例，并配合所附圖式，作詳細說明如下。

附圖說明

圖1A至1D是制造快閃存儲器元件的方法的多個變化的步驟流程圖。

圖2至13是經歷根據圖1中方法的第一變化的一系列依次的制造步驟的快閃存儲器元件的剖面示意圖。