[發明專利]電荷幫浦時脈產生電路與方法

無效

• 申請號: 200610109928.9
• 申請日: 2006-08-24
• 公開（公告）號: CN101131806A
• 公開（公告）日: 2008-02-27
• 發明（設計）人: 許量魁;陳章三
• 申請（專利權）人: 聯詠科技股份有限公司
• 主分類號: G09G3/36
• 分類號: G09G3/36;G09G5/00;H02M1/08;H02M3/07
• 代理公司: 北京中原華和知識產權代理有限責任公司
• 代理人: 壽寧;張華輝

1.一種電荷幫浦時脈產生電路，其特征在于其包括：

一第一同步計數器，接收一點時脈以及一重置訊號，用以根據該點時脈累加一第一計數值，當該重置訊號致能時，將該計數值重設為一第一起始值；

一第一比較器，接收該第一計數值，輸出該重置訊號，當該第一計數值大于等于一第一預設值，致能該重置訊號；以及

一時脈產生電路，接收一顯示時脈以及該重置訊號，輸出一電荷幫浦時脈，當該重置訊號致能時，轉換該電荷幫浦時脈的邏輯狀態，當該顯示時脈由一第一狀態轉為一第二狀態時，該電荷幫浦時脈為一第一預設邏輯狀態。

2.根據權利要求1所述的電荷幫浦時脈產生電路，其特征在于其中所述的第一同步計數器更包括接收該顯示時脈。

3.根據權利要求1所述的電荷幫浦時脈產生電路，其特征在于其更包括一顯示周期偵測電路，接收該點時脈以及該顯示時脈，用以計算在該顯示時脈期間的該點時脈的脈沖的個數作為一脈沖值。

4.根據權利要求3所述的電荷幫浦時脈產生電路，其特征在于其更包括一脈寬計算電路，接收該脈沖值，用以將該脈沖值除以一除頻值，計算出該第一預設值。

5.根據權利要求1所述的電荷幫浦時脈產生電路，其特征在于其更包括一計數器清除控制電路，接收該重置訊號，輸出一電荷幫浦時脈重置訊號，當該重置訊號致能的次數大于等于一第二預設值，致能該電荷幫浦時脈重置訊號。

6.根據權利要求5所述的電荷幫浦時脈產生電路，其特征在于其中所述的第一同步計數器更包括接收該電荷幫浦時脈重置訊號，當該電荷幫浦時脈重置訊號致能時，將該第一計數值重設為一第一起始值并停止累加該第一計數值。

7.根據權利要求5所述的電荷幫浦時脈產生電路，其特征在于其中所述的時脈產生電路更包括接收該電荷幫浦時脈重置訊號，當該重置訊號致能時，設置該電荷幫浦時脈為一第二預設邏輯狀態，其中該第二預設邏輯狀態與該第一預設邏輯狀態互斥。

8.根據權利要求5所述的電荷幫浦時脈產生電路，其特征在于其中所述的計數器清除控制電路包括：

一第二同步計數器，接收該重置訊號以及該電荷幫浦時脈重置訊號，用以根據該重置訊號累加一第二計數值，當該電荷幫浦時脈重置訊號致能時，將該第二計數值重設為一第二起始值；以及

一第二比較器，接收該計數值，當該第二計數值大于等于該第二預設值，輸出該電荷幫浦時脈重置訊號。

9.根據權利要求5所述的電荷幫浦時脈產生電路，其特征在于其中所述的時脈產生電路包括：

一第一或閘，包括第一輸入端、第二輸入端以及輸出端，其第一輸入端接收該顯示時脈，其第二輸入端接收該重置訊號；

一第二或閘，包括第一輸入端、第二輸入端以及輸出端，其第一輸入端接收該重置訊號，其第二輸入端接收該電荷幫浦時脈重置訊號；以及

一JK觸發器，包括一J輸入端、一K輸入端以及一Q輸出端，該J輸入端耦接該第一或閘的輸出端，該K輸入端耦接該第二或閘的輸出端，該Q輸出端用以輸出該電荷幫浦時脈。

10.根據權利要求1所述的電荷幫浦時脈產生電路，其特征在于其中所述的顯示時脈為一水平同步訊號。

11.根據權利要求1所述的電荷幫浦時脈產生電路，其特征在于其中所述的第一起始值為0。

12.根據權利要求8所述的電荷幫浦時脈產生電路，其特征在于其中所述的該第二起始值為0。

13.一種電荷幫浦時脈產生方法，其特征在于其包括以下步驟：

接收一顯示時脈；

當該顯示時脈致能時，根據一點時脈累加一第一計數值；

當該第一計數值大于等于一第一預設值，將該第一計數值重設為一第一起始值，并轉換該電荷幫浦時脈的邏輯狀態；以及

當該顯示時脈由一第一狀態轉為一第二狀態時，設定該電荷幫浦時脈為一第一預設邏輯狀態。

14.根據權利要求13所述的電荷幫浦時脈產生方法，其特征在于，其中當該第一計數值大于等于一第一預設值，將該計數值重設為一第一起始值，并轉換該電荷幫浦時脈的邏輯狀態的步驟包括：

提供一重置訊號；

當該第一計數值大于等于一第一預設值，致能該重置訊號；以及

當該重置訊號致能時，將該第一計數值設定為一第一起始值，并轉換該電荷幫浦時脈的邏輯狀態。