[發明專利]半導體封裝件及其制法

無效

• 申請號: 200610101590.2
• 申請日: 2006-07-20
• 公開（公告）號: CN101110369A
• 公開（公告）日: 2008-01-23
• 發明（設計）人: 普翰屏;蕭承旭
• 申請（專利權）人: 矽品精密工業股份有限公司
• 主分類號: H01L21/50
• 分類號: H01L21/50;H01L21/60;H01L21/56;H01L23/488;H01L23/31
• 代理公司: 北京紀凱知識產權代理有限公司
• 代理人: 程偉;王錦陽

技術領域

本發明涉及一種半導體封裝件及其制法，尤其涉及一種可提供多個額外電性接點的半導體封裝件及其制法。

背景技術

現今電子產品朝多功能、高電性及高速運作的方向發展，為配合此一發展方向，半導體業者莫不積極研發能整合有多個芯片或封裝件的半導體裝置，藉以符合電子產品的需求。

參閱圖1，美國專利第5,222,014號揭露一種半導體封裝件的堆疊結構，其提供一上表面設置有焊墊110的第一球柵陣列(BGA)基板11，以在該第一球柵陣列基板11上接置半導體芯片10并形成包覆該半導體芯片10的封裝膠體13，然后再將另一完成封裝的第二球柵陣列基板12，通過焊球14而接置并電性連接至該焊墊110上，藉以形成一半導體封裝件的堆疊結構。

但是前述的半導體封裝件堆疊結構中，可供該第二球柵陣列基板12電性連接至該第一球柵陣列基板11的焊墊110數目，受制于該封裝膠體13的尺寸影響，限制了一可供進行堆疊的封裝件類型及電性輸入/輸出(I/O)數目，亦即僅能從第一球柵陣列基板11的焊墊110布設限制來選擇特定的堆疊封裝件類型及電性輸入/輸出(I/O)配置；另外于進行堆疊制造方法時，因受制于焊球14的高度限制，設于第一球柵陣列基板11上的封裝膠體13高度需極小化(一般限制0.3mm以下)，從而增加制造方法困難度。另外，美國專利第6,025,648及6,828,665號所揭示的半導體封裝件的堆疊結構亦同樣面臨前述問題。

此外，于前述現有各式半導體封裝件堆疊結構中，僅能利用基板表面線路提供與外界作電性連接的電性接點，然而卻無法于封裝件中占據大部分面積的封裝膠體表面提供額外的電性接點，如此不僅無法提升電子產品電性功能，同時亦將限制封裝件的使用。

所以，如何提供一種半導體封裝件及其制法，可額外提供多個電性接點，藉以避免限制封裝件的使用等問題，同時亦可提升電子產品電性功能，以及在進行封裝件堆疊時毋需限制被堆疊封裝件的尺寸、類型及電性輸入/輸出數目，確為相關領域上所需迫切面對的課題。

發明內容

鑒于以上所述現有技術的缺點，本發明的主要目的在于提供一種半導體封裝件及其制法，可額外提供多個電性接點，進而強化電子產品的電性功能。

本發明的另一目的在于提供一種半導體封裝件及其制法，可在封裝件的封裝膠體表面形成電性接點。

本發明的再一目的在于提供一種半導體封裝件及其制法，可供進行半導體封裝件的直接電性堆疊。

本發明的又一目的在于提供一種半導體封裝件及其制法，從而可在進行封裝件的堆疊制造方法中，上層堆疊封裝件毋須受限于下層堆疊封裝件的設計。

為達成上述及其他目的，本發明的半導體封裝件的制法，包括：提供一具多個芯片承載件的芯片承載件模塊片，且于該芯片承載件上設有多個電性連接點；于各該芯片承載件上接置并電性連接半導體芯片；于該芯片承載件模塊片上形成一用以包覆該半導體芯片的封裝膠體；于該封裝膠體中對應該電性連接點形成開孔或對應該電性連接點通過路徑上形成開槽，藉以使該電性連接點外露出該封裝膠體；于該封裝膠體上形成線路層，且該線路層電性耦合至外露出該封裝膠體的電性連接點；以及沿各該芯片承載件邊緣進行切割，以形成多個半導體封裝件。

通過前述制法，本發明亦揭露一種半導體封裝件，主要包含：芯片承載件，且該芯片承載件設有多個電性連接點；半導體芯片，接置并電性連接至該芯片承載件上；封裝膠體，形成于該芯片承載件上，用以包覆該半導體芯片，且使該芯片承載件的電性連接點外露出該封裝膠體；以及線路層，形成于該封裝膠體上，且該線路層電性耦合至外露出該封裝膠體的電性連接點。

該芯片承載件上的電性連接點可形成于相鄰芯片承載件的相接處，從而于沿相鄰芯片承載件進行切割時，切割路徑通過該電性連接點，藉以在分離各該芯片承載件以形成多個半導體封裝件時，得以同時于各該半導體封裝件的周圍留有部分的電性連接點，以供電性耦合至封裝膠體上的線路層，進而利用該線路層作為半導體封裝件額外的電性接點，以供與外界電性連接；另外這些電性連接點亦可設于各該芯片承載件內部表面周圍，以供后續所形成的半導體封裝件得以利用這些芯片承載件上的電性連接點及形成于封裝膠體上的線路層，供于外界形成電性連接。

該芯片承載件可為基板或導線架，而該電性連接點可為連接墊(pad)或導腳，且半導體芯片可通過覆晶或引線方式而電性連接至該芯片承載件。