[發(fā)明專利]輸出具有隨機(jī)計(jì)數(shù)值的計(jì)數(shù)信號的計(jì)數(shù)器

無效

• 申請?zhí)枺?/td>: 200610099359.4
• 申請日: 2006-07-17
• 公開（公告）號: CN101072027A
• 公開（公告）日: 2007-11-14
• 發(fā)明（設(shè)計(jì)）人: 金炳烈
• 申請（專利權(quán)）人: 海力士半導(dǎo)體有限公司
• 主分類號: H03K21/00
• 分類號: H03K21/00;H03K23/00;G11C7/10
• 代理公司: 北京集佳知識產(chǎn)權(quán)代理有限公司
• 代理人: 楊生平;楊紅梅

1.一種n位計(jì)數(shù)器，其中n是大于0的整數(shù)，所述計(jì)數(shù)器包括：

時鐘發(fā)生器，基于輸入時鐘信號生成具有不同相位的第一和第二時鐘信號；以及

計(jì)數(shù)電路，響應(yīng)所述第一和第二時鐘信號而執(zhí)行計(jì)數(shù)操作并且輸出計(jì)數(shù)信號，其中在所述輸入時鐘的每2ⁿ個周期以非連續(xù)的、非單調(diào)增加或減少的方式輸出從零(0)到2ⁿ減一(1)的每個值。

2.如權(quán)利要求1的計(jì)數(shù)器，其中所述時鐘發(fā)生器包括：

第一反相器，將所述輸入時鐘信號取反并且輸出經(jīng)取反的輸入時鐘信號；

第一觸發(fā)器，其響應(yīng)所述輸入時鐘信號而接收第二觸發(fā)器的輸出信號并且輸出所述第一時鐘信號；以及

第二觸發(fā)器，其響應(yīng)所述經(jīng)取反的輸入時鐘信號而接收所述第一時鐘信號并且輸出所述第二時鐘信號和具有與所述第二時鐘信號的邏輯值相對的邏輯值的輸出信號。

3.如權(quán)利要求2的計(jì)數(shù)器，其中所述第一觸發(fā)器包括D觸發(fā)器，其通過時鐘輸入端子接收所述輸入時鐘信號，通過D輸入端子接收所述第二觸發(fā)器的輸出信號，并且通過所述輸出端子輸出所述第一時鐘信號。

4.如權(quán)利要求2的計(jì)數(shù)器，其中所述第一觸發(fā)器包括：

第二反相器，響應(yīng)所述輸入時鐘信號和經(jīng)取反的輸入時鐘信號而將所述第二觸發(fā)器的輸出信號取反并且輸出經(jīng)取反的輸出信號；

第一鎖存電路，響應(yīng)所述輸入時鐘信號和所述經(jīng)取反的輸入時鐘信號而鎖存所述經(jīng)取反的輸出信號并且輸出第一鎖存信號；

第二鎖存電路，響應(yīng)所述輸入時鐘信號和所述經(jīng)取反的輸入時鐘信號而鎖存所述第一鎖存信號并且輸出第二鎖存信號；

開關(guān)電路，連接在所述第一鎖存電路和所述第二鎖存電路之間，用于響應(yīng)所述輸入時鐘信號和所述經(jīng)取反的輸入時鐘信號而將所述第一鎖存信號傳遞到所述第二鎖存電路；

第三反相器，將所述輸入時鐘信號取反，并且將所述經(jīng)取反的輸入時鐘信號輸出到所述第二反相器、所述第一鎖存電路、所述第二鎖存電路和所述開關(guān)電路；以及

第四反相器，將所述第二鎖存信號取反，并且輸出經(jīng)取反的信號作為所述第一時鐘信號。

5.如權(quán)利要求2的計(jì)數(shù)器，其中所述第二觸發(fā)器包括D觸發(fā)器，其通過時鐘輸入端子接收所述經(jīng)取反的輸入時鐘信號，通過D輸入端子接收所述第一時鐘信號，通過所述第一輸出端子輸出所述第二時鐘信號，并且通過所述第二輸出端子輸出所述輸出信號，其中響應(yīng)通過清除輸入端子接收的清除信號，所述D觸發(fā)器被重置。

6.如權(quán)利要求2的計(jì)數(shù)器，其中所述第二觸發(fā)器包括：

第二反相器，響應(yīng)所述經(jīng)取反的輸入時鐘信號和輸入時鐘信號而將所述第一時鐘信號取反并且輸出經(jīng)取反的第一時鐘信號；

第一鎖存電路，響應(yīng)所述輸入時鐘信號和所述經(jīng)取反的輸入時鐘信號而鎖存所述經(jīng)取反的第一時鐘信號并且輸出第一鎖存信號；

第二鎖存電路，響應(yīng)所述輸入時鐘信號和所述經(jīng)取反的輸入時鐘信號而鎖存所述第一鎖存信號并且輸出第二鎖存信號；

開關(guān)電路，連接在所述第一鎖存電路和所述第二鎖存電路的輸入節(jié)點(diǎn)之間，用于響應(yīng)所述輸入時鐘信號和所述經(jīng)取反的輸入時鐘信號而將所述第一鎖存信號傳遞到所述輸入節(jié)點(diǎn)；

第三反相器，將所述經(jīng)取反的輸入時鐘信號取反，并且將所述輸入時鐘信號輸出到所述第二反相器、所述第一鎖存電路、所述第二鎖存電路和所述開關(guān)電路；

第四反相器，將所述第二鎖存信號取反，并且輸出經(jīng)取反的信號作為所述第二時鐘信號；以及

第五反相器，將通過所述輸入節(jié)點(diǎn)從所述開關(guān)電路接收的所述第一鎖存信號取反，并且輸出經(jīng)取反的信號作為所述輸出信號。

7.如權(quán)利要求6的計(jì)數(shù)器，其中所述第二觸發(fā)器還包括：

第六反相器，將清除信號取反并且輸出經(jīng)取反的清除信號；以及

重置電路，響應(yīng)所述經(jīng)取反的清除信號將所述輸入節(jié)點(diǎn)放電到地電壓并且重置所述第二鎖存電路。