[發明專利]可控制多重數據存取的系統及相關方法

無效

• 申請號: 200610091202.7
• 申請日: 2006-06-07
• 公開（公告）號: CN101086720A
• 公開（公告）日: 2007-12-12
• 發明（設計）人: 朱勝源;賴敬文
• 申請（專利權）人: 聯詠科技股份有限公司
• 主分類號: G06F13/16
• 分類號: G06F13/16;G06F1/04
• 代理公司: 北京市柳沈律師事務所
• 代理人: 王志森;黃小臨

技術領域

本發明相關于一種可控制多重數據存取的系統及相關方法，尤其指一種通過建立時序信號發生裝置來控制多重數據存取的系統及相關方法。

背景技術

隨著數字時代的演進和使用者對信息系統的功能需求激增，數字數據的讀取、傳輸、存儲、運用、與顯示的速度及正確性必須不斷隨之增強，而其中影響信息系統的效能最顯著的即是系統內相關存儲器的存取操作。此外，在現今高速且功能強大的信息系統內，往往會將系統中內置的存儲器詳細地分工，以使相關處理器與存儲器之間的存取操作穩定明確。目前市面上常見的信息系統可分為同步(Synchronous)或非同步(Asynchronous)數據存取結構。同步信息系統主要利用一同步時鐘(Synchronous?Clock)信號來精準地控制存儲器的輸出/輸入信號和系統內部的控制信號，使得存儲器的存取速度與正確性能獲得保證，并可節省執行命令和傳輸數據的時間。另一方面，非同步信息系統則無需依據同步時鐘信號來進行存儲器的存取操作，而是在相關輸入信號或指令產生變化時，執行數據存儲或讀取的操作。

隨著信息系統功能的多樣化，系統的設計也越來越繁復，不論是同步或非同步信息系統，常常需要接收多個主機所下達的指令，當于同一時間點接收到不同主機欲存取數據的要求指令時，信息系統需要適當地安排執行不同要求指令的順序，使得每一主機皆能成功地進行數據的存取。由于非同步信息系統并未使用同步時鐘信號來進行存取操作，因此需要另外設計仲裁機制來決定不同要求指令的優先權。同步信息系統雖可通過具有固定周期的同步時鐘信號來安排不同要求指令的執行順序，但傳送時鐘信號會消耗大量功率。此外，現今復雜的集成電路芯片往往無法只使用單一的同步時鐘信號，而必須采用多個同步時鐘信號的設計，在信號由一時鐘信號區域傳輸至另一時鐘信號區域時，由于不同電路的時鐘信號之間存在著頻率和相位的差異，因而出現了跨越不同時鐘區域來進行非同步數據傳輸的要求指令。因此，不依賴相關時鐘信號的非同步設計方式將變得越來越重要，它不僅能提升信息系統性能和降低功率消耗，而且設計較大規模的信息系統。

請參考圖1，圖1的功能方塊圖說明了美國專利US4339808”ASYNCHRONOUSEVENT?PRIORITIZING?CIRCUIT”中所公開的一非同步事件的仲裁電路10。仲裁電路10包含一鎖存器(Latch)12、一鎖存控制器(Latch?Control)14、一優先邏輯(Priority?Logic)電路16，以及一延遲電路18。鎖存器12接收兩主機所分別下達的非同步要求指令REQUEST₁和REQUEST₂，并依據鎖存控制器14傳來的選通信號(Strode?Signal)S產生相對應的輸出信號Q1和Q2。鎖存控制器14依據清除信號CLEAR₁、CLEAR₂及輸出信號Q1、Q2來產生選通信號S，并將選通信號S傳至鎖存器12和延遲電路18。延遲電路18依據選通信號S輸出相對應的延遲選通信號S’至優先邏輯電路16。優先邏輯電路16可仲裁輸出信號Q1和Q2的優先權，并依據延遲電路18傳來的延遲選通信號S’產生相對應的許可信號(Grant?Signal)GRANT₁和GRANT₂，使得系統能依據許可信號GRANT₁和GRANT₂來執行REQUEST₁或REQUEST₂。先前技術的仲裁電路10使用延遲電路18來控制數據的多重存取，容易因為外在溫度或操作電壓的變異，使得延遲電路18的特性偏離預定值，進而影響數據存取的準確度及正確性。