[發明專利]非揮發性記憶元件的操作方法有效
| 申請號: | 200610090051.3 | 申請日: | 2006-06-22 |
| 公開(公告)號: | CN101093725A | 公開(公告)日: | 2007-12-26 |
| 發明(設計)人: | 呂函庭;賴二琨;王嗣裕 | 申請(專利權)人: | 旺宏電子股份有限公司 |
| 主分類號: | G11C16/04 | 分類號: | G11C16/04;G11C16/06;G11C11/56;H01L29/792 |
| 代理公司: | 北京中原華和知識產權代理有限責任公司 | 代理人: | 壽寧;張華輝 |
| 地址: | 臺灣省新竹*** | 國省代碼: | 中國臺灣;71 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 揮發性 記憶 元件 操作方法 | ||
技術領域
本發明是有關于一種記憶元件的操作方法,且特別是有關于一種可以非揮發性記憶元件的操作方法。
背景技術
非揮發性記憶體(Non-volatile?memory,“NVM”)是一種能夠在去除電源后仍能夠持續地儲存信息的半導體記憶體。NVM包括光罩式唯讀記憶體(Mask?ROM)、可編程唯讀記憶體(PROM)、可抹除編程唯讀記憶體(EPROM)、可電除可編程唯讀記憶體(EEPROM)和快閃記憶體(Flash?memory)。非揮發性記憶體廣泛地用于半導體工業且研發來防止編程數據丟失的一類記憶體。通常,可基于設備的最終用途要求對非揮發性記憶體進行編程、讀出和/或抹除,且可長時間地儲存編程數據。
快閃記憶體通常包括排列成行列狀的記憶單元陣列??每個記憶單元包括一個金氧半(MOS)電晶體,MOS電晶體具有閘極、汲極、源極以及由汲極與源極之間定義的通道。閘極對應于字元線,而汲極/源極對應于記憶體陣列的位元線。目前快閃記憶體的閘極通常為雙閘極結構,包括了閘極與浮置閘極,其中,浮置閘極夾在兩層介電層之間而阻陷載子如電子,以“程式化”此記憶單元。換句話說,在習知記憶單元中穿遂氧化層是形成于通道上;浮置閘極形成于穿遂氧化層上;閘間介電層形成于浮置閘極上;而閘極再形成于閘間介電層上。
當進行程式化時,在選定的字元線與位元線上施加一組程式化偏壓。對應于選定字元線與位元線的一個或多個記憶單元在程式化狀態下被施以偏壓。就單一記憶單元來說,其源極與汲極施加了不同的偏壓,而沿著其通道形成了電場,使得電子藉此獲得足夠的能量以穿隧第一介電層,進入浮置閘極并儲存于其中。由于浮置閘極中儲存了電子,改變了記憶單元的啟始電壓,因此,由啟始電壓的改變可得知記憶單元是否受到程式化。
讀取記憶單元要施加讀取偏壓,并且由感應元件讀取通過記憶單元的電流。假若記憶單元受到程式化,或有電子儲存于其浮置閘極之中,則其電流大小會不同于那些未受程式化的記憶單元。因此,根據量測到的電流大小,感應元件便能夠得知每個記憶單元的狀態。
欲抹除快閃記憶單元中的訊息,需要對其施加抹除偏壓,迫使儲存的電子透過已知的機制,如FN穿隧,自浮置閘極中穿隧而出。
由于目前的非揮發性記憶體中的穿遂氧化層是形成在通道上,淺溝渠隔離結構所造成的鳥嘴現象嚴重影響穿遂氧化層,使得元件的可靠度下降,因此,元件不易小型化。另一方面,目前的非揮發性記憶體誘使電子穿隧的程式化或抹除操作需要高電壓,因此非常耗電,而且速度有待提升。
因此,在記憶單元設計與記憶單元陣列的元件的技術中,需要能夠避免上述問題的操作記憶單元的方法。
發明內容
本發明的目的是提出一種記憶元件的操作方法,其記憶元件可以避免淺溝渠隔離結構所造成的鳥嘴現象對于可靠度所造成的影響且其操作速度快。
本發明包括記憶元件的操作方法,此記憶元件包括具有基底以及多數個形成于其上的記憶單元。每個記憶單元包括閘極、源極區、汲極區、源極與汲極區之間所定義的通道區、位于通道區上的電荷儲存層、位于電荷儲存層與閘極之間的多層穿隧介電結構以及位于電荷儲存層與通道區之間的絕緣層。進行第一操作,于該閘極施加一負偏壓并使該些源/汲極區浮置、接地或設為0伏特,藉由-FN穿隧機制,使電子從該記憶單元的該閘極經由該多層穿隧介電結構注入于該電荷儲存層,造成該記憶單元的啟始電壓上升。進行第二操作,于該閘極施加一正偏壓并使該些源/汲極區浮置、接地或設為0伏特,藉由+FN穿隧機制,使電洞從該記憶單元的該閘極經由該多層穿隧介電結構注入于該電荷儲存層,造成該記憶單元的啟始電壓下降。
依照本發明實施例所述,上述負偏壓為-16至-20伏特左右;上述正偏壓為14至16伏特左右。
依照本發明實施例所述,上述源/汲極區為p導電型,且第一操作為一程式化操作;第二操作為一抹除操作。
依照本發明實施例所述,上述源/汲極區為n導電型,且第一操作為一抹除操作;第二操作為一程式化操作。
依照本發明實施例所述,上述多層穿隧介電結構包括一氧化物/氮化物/氧化物三層。
依照本發明實施例所述,上述多層穿隧介電結構包括一氧化硅/氮化硅/氧化硅三層或一氧化硅/氧化鋁/氧化硅三層。
依照本發明實施例所述,上述絕緣層的材質包括氧化硅或氧化鋁。
依照本發明實施例所述,上述電荷儲存層的材質包括氮化硅、氮氧化硅、HfO2、HfSixOy或Al2O3。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于旺宏電子股份有限公司,未經旺宏電子股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200610090051.3/2.html,轉載請聲明來源鉆瓜專利網。





