[發明專利]集成電路和制作存儲單元的方法

無效

• 申請號: 200610084476.3
• 申請日: 2006-05-23
• 公開（公告）號: CN101079424A
• 公開（公告）日: 2007-11-28
• 發明（設計）人: 郭建利
• 申請（專利權）人: 聯華電子股份有限公司
• 主分類號: H01L27/105
• 分類號: H01L27/105;H01L21/82
• 代理公司: 北京市柳沈律師事務所
• 代理人: 陶鳳波;侯宇

技術領域

本發明涉及一種制作集成電路結構的方法，尤其涉及一種制作以晶閘管為基體的隨機存取存儲器(thyristor-based?random?access?memory，T-RAM)的方法。

背景技術

晶閘管(thyristor)為一種開關元件(switching?application)，因為晶閘管的結構具有四層的P₁-N₁-P₂-N₂，因此共有三個串連(in?series)的P-N結(junction)，其中與位于最外面的P₁層電連接的電極被定義為陽極(anode)，而與最外面的N₂層電連接的電極被定義為陰極(cathode)，而另外一個位于中間的P₂層，則與一柵極(gate)結構相連接，具有這樣結構的晶閘管即為一硅控整流器(silicon-controlled?rectifier，SCR)。

而晶閘管作用上的特性是，當正電位被加至陽極，而負電位被加至陰極時，因為中間的結為逆偏(reverse?biased)，所以晶閘管將不會有任何電流流過。但是，當正電壓加至柵極時，晶閘管將會被導通，使晶閘管導通的電壓稱為超崩電壓(breakover?voltage)。當電壓到達此值時，電流會跨過結而從陰極至陽極持續流動，這個電流被稱為維持電流(holding?current)。晶閘管被導通之后，柵極就不再被晶閘管控制，電流將持續流動，除非電路斷開或是外加電壓降至零，電流的流動才會停止，所以，晶閘管具有保持電壓(holdingvoltage)的特性。

另外，晶閘管也是一種雙極性元件(bipolar?device)，具有雙穩(bistable)特性與負電阻特性(negative?differential?resistance，NDR)，所以，亦被應用于靜態隨機存取存儲器(static?random?access?memory，SRAM)中，而這種具有晶閘管的存儲器被稱為T-RAM。

美國專利6,528,356即揭露一種制作T-RAM的方法，此T-RAM包括一垂直式的晶閘管和一金屬氧化物半導體(metal?oxide?semiconductor，MOS)。所謂垂直式的晶閘管指晶閘管的P₁-N₁-P₂-N₂結構，成上、下堆疊的方式排列，雖然，這種T-RAM具有穩定的電流、較高的熱穩定性等優點。但是，由于垂直式的晶閘管需要進行多次的多晶硅(poly?silicon)沉積(deposition)，所以對現行的互補式金屬氧化物半導體工藝來說，工藝整合不易，而且，必須額外增加諸多步驟來完成垂直式晶閘管的制作。

相對地，制作一水平式P₁N₁P₂N₂結的晶閘管，即不需要多增加任何擴散(diffusion)或者沉積的工藝。但是，因為水平式的晶閘管必須設置于硅覆絕緣(silicon?on?insulator，SOI)的基板上，以避免水平式的晶閘管發生漏電流的情況，進而能維持保持電壓的效果。可是，目前互補式金屬氧化物半導體(complementary?metal-oxide?semiconductor，COMS)工藝一般是使用硅基底為主，并非使用硅覆絕緣基板，所以，現有技術中制作T-RAM的方式，還是無法完全和目前的互補式金屬氧化物半導體工藝結合。

因此，如何研發出一種工藝，以利用現行的互補式金屬氧化物半導體工藝來制作T-RAM，實為重要課題。

發明內容

本發明的目的為提供一集成電路結構，以解決現有技術的問題。

本發明揭露一種集成電路結構設置于基底上，此集成電路定義為一邏輯區，以及一存儲單元區。此存儲單元區包括一儲存電荷區和一非儲存電荷區，此儲存電荷區的基底上具有一絕緣層，而絕緣層上方具有一晶閘管，以及一非儲存電荷區，具有一晶體管位于基底上。

本發明還揭露一種制作存儲單元的方法，包括提供一基底，此基底定義有一儲存電荷區和一非儲存電荷區，接著形成一淺溝隔離于儲存電荷區的基底中，并形成一硅層于淺溝隔離上以及非儲存電荷區的基底上，最后再形成一晶閘管于淺溝隔離上、一晶體管于非儲存電荷區。