[發明專利]共享參考輸入的信號耦合電路及方法

有效

• 申請號: 200610083019.2
• 申請日: 2006-05-25
• 公開（公告）號: CN101079417A
• 公開（公告）日: 2007-11-28
• 發明（設計）人: 陳建宏
• 申請（專利權）人: 晨星半導體股份有限公司
• 主分類號: H01L27/00
• 分類號: H01L27/00;H03M1/12
• 代理公司: 北京律誠同業知識產權代理有限公司
• 代理人: 梁揮;祁建國

技術領域

本發明涉及一種耦合信號的方法及其電路，尤其涉及一種共享參考信號的耦合方法及其電路。

背景技術

集成電路元件(IC)在處理信號時，由于元件內部所需要的電壓準位通常與元件外部的電壓準位不同，所以經常利用電容耦合的方式，將信號的交流成分耦合至元件內部，之后再依據各種應用狀況而調整所需的電壓準位。在耦合信號的同時，如果能將該信號的參考信號同時耦合至同一元件，則可以增加元件抗噪聲的效果。如圖1所示，圖1為現有信號耦合電路的示意圖。集成電路元件100包含有處理電路115，其正輸入端接收輸入信號，而負輸入端則接收該輸入信號的參考信號。輸入信號sig_A、sig_B、sig_C分別通過電容121、122、123耦合至集成電路元件100，集成電路元件100還包含多工器(MUX)130，連接于電容121、122、123與處理電路115之間，用來從sig_A、sig?B、sig_C三個信號的中擇一輸出至處理電路115。同樣地，分別對應于sig_A、sig_B、sig_C的參考信號ref_A、ref_B、ref_C分別通過電容124、125、126耦合至集成電路元件100，且連接于電容124、125、126與處理電路115之間的多工器131用來從ref_A、ref_B、ref_C三個參考信號中擇一輸出至處理電路115。舉例來說，當處理電路115準備對sig_B進行處理時，多工器130選擇將sig_B輸出至處理電路115的正輸入端，并且多工器131同時選擇將sig_B的參考信號ref_B輸出至處理電路115的負輸入端。然而，當輸入信號的個數增加時，就必須新增相同數目且相對應的參考信號，然而如此一來，集成電路元件100就必須有更多的腳位，同時電路板上也需要更多的耦合電容，無形中增加許多電路成本。

發明內容

本發明所要解決的技術問題在于提供一種信號的耦合電路及其方法，利用共同的參考輸入來達到減少元件腳位以及耦合電容的目的。

為實現上述目的，本發明公開一種信號耦合電路，用來將模擬輸入信號耦合至一處理電路，該信號耦合電路包含有多個第一耦合單元以及一第二耦合單元。該多個第一耦合單元耦接于該處理電路的一第一輸入端，分別用來接收不同的輸入信號，該第一耦合單元為電容器。該第二耦合單元耦接于該處理電路的一第二輸入端，用來接收一共享參考信號，其中該處理電路參考該共享參考信號來處理該輸入信號的部分或全部。

本發明另公開一種信號耦合電路，用來將模擬輸入信號耦合至一第一處理電路與一第二處理電路，該信號耦合電路包含有至少一第一耦合單元、至少一第二耦合單元以及一第三耦合單元。該第一耦合單元耦接于該第一處理電路的一第一輸入端，用來接收至少一第一輸入信號；該第二耦合單元耦接于一第二處理電路的一第一輸入端，用來接收至少一第二輸入信號；以及該第三耦合單元耦接于該第一處理電路的一第二輸入端與該第二處理電路的一第二輸入端，用來接收一共享參考信號。該第一、第二處理電路參考該共享參考信號來處理該第一、第二輸入信號。該第一耦合單元、該第二耦合單元以及該第三耦合單元為電容器。

而且，為實現上述目的，本發明另公開一種將模擬輸入信號耦合至一處理電路的方法，包含有：利用多個第一耦合單元來分別接收不同的輸入信號，該第一耦合單元為電容器以去除該輸入信號中直流成分；將該輸入信號耦合至該處理電路的一第一輸入端；利用一第二耦合單元來接收一參考信號；以及將該參考信號耦合至該處理電路的一第二輸入端，其中該處理電路參考該參考信號來處理該輸入信號的部分或全部。

本發明另公開一種將模擬輸入信號耦合至一第一處理電路與一第二處理電路的方法，包含有：利用至少一第一耦合單元來接收至少一第一輸入信號，并將該第一輸入信號耦合至該第一處理電路的一第一輸入端；利用至少一第二耦合單元來接收至少一第二輸入信號，并將該第二輸入信號耦合至該第二處理電路的一第一輸入端；以及利用一第三耦合單元來接收一參考信號，并將該參考信號耦合至該第一處理電路的一第二輸入端與該第二處理電路的一第二輸入端；其中，該第一、第二處理電路參考該參考信號來處理該第一、第二輸入信號。該第一耦合單元、該第二耦合單元以及該第三耦合單元為電容器，以去除接收的信號中直流成分。

以下結合附圖和具體實施例對本發明進行詳細描述，但不作為對本發明的限定。

附圖說明

圖1為現有信號耦合電路的示意圖；

圖2為本發明第一實施例的信號耦合電路示意圖；

圖3為本發明第二實施例的信號耦合電路示意圖；

圖4為本發明第三實施例的信號耦合電路示意圖；