[發明專利]嵌壁式柵極結構及其制備方法無效
| 申請號: | 200610073181.6 | 申請日: | 2006-04-10 |
| 公開(公告)號: | CN101055891A | 公開(公告)日: | 2007-10-17 |
| 發明(設計)人: | 王廷熏 | 申請(專利權)人: | 茂德科技股份有限公司 |
| 主分類號: | H01L29/423 | 分類號: | H01L29/423;H01L29/78;H01L21/28;H01L21/336 |
| 代理公司: | 北京連和連知識產權代理有限公司 | 代理人: | 包紅健 |
| 地址: | 臺灣省新竹市科*** | 國省代碼: | 中國臺灣;71 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 嵌壁式 柵極 結構 及其 制備 方法 | ||
技術領域
本發明涉及一種嵌壁式柵極結構及其制備方法,特別涉及一種通過溝槽內之多層階梯結構增加晶體管之載流子通道長度的嵌壁式柵極結構及其制備方法。
背景技術
圖1例示一種公知之金屬氧化物半導體場效應晶體管10(Metal-Oxide-Semiconductor?Field?Effect?Transistor,MOSFET)。該晶體管10是相當重要的一種基本電子元件,其主要是由半導體基板12、柵氧化層14、金屬導電層16與兩個設置于該半導體基板12內的摻雜區18(作為晶體管之漏極與源極)構成。另,該晶體管10另包含設置于該金屬導電層16側壁之氮化硅間隙壁22,用以電氣隔離該金屬導電層16。
雖然圖1之晶體管10已被廣泛地使用于集成電路之中,但隨著半導體技術之積集度不斷提高、元件尺寸不斷縮小,傳統晶體管10之尺寸及載流子通道長度亦相對地縮小,導致這兩個摻雜區18與設置于柵氧化層14下方之載流子通道24相互作用而影響了該金屬導電層16對該載流子通道24之開關控制能力,即導致所謂短載流子通道效應(short?channeleffect)。
發明內容
本發明之主要目的是提供一種通過溝槽內之多層階梯結構增加晶體管之載流子通道長度的嵌壁式柵極結構及其制備方法,其亦可通過控制該多層階梯結構之各階梯表面的柵氧化層厚度及各階梯下方之半導體基板內的摻質濃度與種類調整該嵌壁式柵極結構之啟始電壓。
為達到上述目的,本發明提出一種嵌壁式柵極結構,其包含半導體基板、設置于該半導體基板中之溝槽、設置于該溝槽中之柵氧化層以及設置于該柵氧化層上之導電層,其中該溝槽內之半導體基板呈多層階梯結構且該柵氧化層覆蓋該多層階梯結構之表面。該多層階梯結構之各階梯表面的柵氧化層厚度可不相同。此外,該嵌壁式柵極結構另包含多個設置于該多層階梯結構下方之半導體基板中的摻雜區,且該多個摻雜區之摻雜濃度及摻質種類可不相同。
根據上述目的,本發明提出一種嵌壁式柵極結構之制備方法,其首先形成具有開口之掩膜層于半導體基板上,再形成具有多層階梯結構之溝槽于該開口下方之半導體基板中,且該多層階梯結構具有至少一個第一凹部與一個第二凹部,該第一凹部具有第一表面,該第二凹部具有第二表面,且該第一表面上之柵氧化層厚度不同于該第二表面上之柵氧化層厚度。之后,進行熱氧化工藝以形成柵氧化層于該溝槽內,再形成至少填滿該溝槽之導電層。較佳地,形成溝槽于該開口下方之半導體基板中包含利用該掩膜層為蝕刻掩膜,進行蝕刻工藝以形成第一凹部于該開口下方之半導體基板中。之后,利用沉積及回蝕工藝形成第一間隙壁于該第一凹部之內壁,再利用該掩膜層及該第一間隙壁為蝕刻掩膜,蝕刻該半導體基板以形成第二凹部于該第一間隙壁間之半導體基板中。
形成溝槽于該開口下方之半導體基板中可另包含進行多次摻雜工藝,將摻質植入該多層階梯結構下方之半導體基板中,其中上述多次摻雜工藝之摻雜劑量及摻質種類可不相同。進一步說,上述多次摻雜工藝之摻質選自氮離子、氮氣離子、氧化亞氮離子及氧化氮離子組成之群,可抑制后續之熱氧化工藝之反應速率,亦即控制該柵氧化層之厚度。此外,上述多次摻雜工藝之摻質含硼摻質或含磷摻質,可調整該嵌壁式柵極結構之啟始電壓。
與公知技術之載流子通道是采水平結構且其長度僅約略等于該柵極之寬度相比,本發明嵌壁式柵極結構之載流子通道采用多層階梯結構且其整體長度為該多層階梯結構之寬度(W)及二倍高度(2H)之總和,顯然比公知技術具有較長的載流子通道長度,可有效解決短載流子通道效應。再者,本發明通過在該多層階梯結構之制備過程中進行多次不同摻質及摻雜劑量之摻雜工藝,可控制該柵氧化層之厚度及該嵌壁式柵極結構之啟始電壓(Vth),進而控制晶體管之效能。
附圖說明
圖1例示一種公知之金屬氧化物半導體場效應晶體管;
圖2至圖9例示本發明嵌壁式柵極結構之制備方法;
圖10至圖13例示本發明另一實施例之多層階梯結構的制備方法;以及
圖14例示本發明另一實施例之嵌壁式柵極結構。
主要元件符號說明
10?????晶體管??????????????????12??????半導體基板
14?????柵氧化層????????????????16??????導電層
18?????摻雜區??????????????????22??????間隙壁
24?????載流子通道??????????????30??????嵌壁式柵極結構
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于茂德科技股份有限公司,未經茂德科技股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200610073181.6/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:分體式移動終端設計技術及其裝置
- 下一篇:擴展卡固定結構
- 同類專利
- 專利分類





