[發明專利]對稱式共振直流對直流轉換器

無效

• 申請號: 200610072139.2
• 申請日: 2006-04-14
• 公開（公告）號: CN101056060A
• 公開（公告）日: 2007-10-17
• 發明（設計）人: 王吉成
• 申請（專利權）人: 昱京科技股份有限公司
• 主分類號: H02M3/24
• 分類號: H02M3/24
• 代理公司: 中科專利商標代理有限責任公司
• 代理人: 周長興

技術領域

本發明有關一種直流電轉直流電的電力供應系統，特別是指一種改進的電路設計和構造，以達到更穩定輸出電壓的電流轉換器。

背景技術

常用共振直流對直流變換器的設計和制造面臨低功率變換效率和窄小作業范圍的限制。更精確地說，在一常用脈波寬度調變(PWM)轉換器中，為了在一輸入電壓下降的環境下達到一保持時間，必須就工作循環和其它作業參數有所妥協，用以在一低輸入電壓條件下到保持時間要求。犧牲功率變換效率以求在工常范圍內的輸入電壓進行正常作業。此種無法將電路設計最佳化以適切選擇最適合一正常輸入電壓范圍的共振網絡參數的難題造成電力浪費。此外，如下文中將進一步說明，常用共振變換器具有有限的輸入和輸出電壓范圍，且在用一共振電路實行時，經常限制了直流對直流變換器的應用彈性。

常用有兩種共振變換器，即串行共振變換器和并列共振變換器。以一全橋或半橋結構實行時，會使用一電感電容(1C)共振回路以創造半導體開關的無損耗接通或斷開的條件。圖1A顯示一以半橋結構實行的串行共振變換器，其中負載71與共振回路70串行連接。相對地，圖1B顯示一用半橋結構實行的并列共振變換器，其中負載81與共振回路80中的共振電容器Cp并聯排列。整體而言，當開關頻率高過共振頻率時，開關在零電壓條件接通，從而消弭接通開關損耗。為了調節輸出電壓，串行共振變換器7和并列共振變換器8應用一可變開關頻率控制方法。就一串行共振變換器7而言，主要缺點在需要一較大頻率范圍以調節一寬大負載范圍的輸出，且此輸出無法在無負載條件下得到良好調節。就共振回路80與負載81為并聯連接的案例來說，一并列共振變換器8能在無負載條件下調節輸出電壓，然而環流能量明顯地高。因此，功率變換效率隨負載減小而快速降低。又，串行共振變換器7和并列共振變換器8二者的性能都受到輸入電壓的較窄小范圍的限制。

請參閱圖2A所示，為LCC共振變換器的電路圖，LCC共振變換器9由并列共振變換器添加一串行共振電容器Cs得到一LCC共振回路90。因此相較并列共振變換器8，LCC共振變換器9的環流能量降低且電壓調節性能提升。然而LCC共振變換器9仍受限輸入電壓的較窄小范圍。另請再參閱圖2B所示，為常用另一LCC共振變換器的電路圖，包含一方波產生器110、一LCC共振回路120、一高頻變壓器130、一整流電路140以及一輸出濾波器150。前述方波產生器110為一半橋反相器且含有二個開關(S1和S2)。前述LCC共振回路120跨接在第二開關S2的二個端子，以在開關S1和S2交替接通和斷開時接收方波訊號。前述LCC共振回路120包括一串行電容器Cs串接于一串行電感器1s，且以一并列電感器1m并接在前述變壓器130的一次側。前述變壓器130還以二次側用來連接在前述整流電路140，以前述輸出濾波器150對一輸出負載電路R0提供一已整流直流電壓Vo。但上述設計會使得入力電流Vin呈現接通或斷開交錯且峰值過高(如圖3A所示)的情形，而EMI會與峰值電流成正比，相對使上述設計形成EMI過高。另入力電流Vin峰值過高亦造成漣波率過高(如圖3B所示)，而出力電流V。漣波率與入力電流Vin漣波率(如圖3C所示)亦成正比，相對上述設計造成出力電流Vo漣波率過高。

因此，本發明人改進常用的直流對直流變換器，提出一種可以降低漣波的直流對直流變換器。

發明內容

本發明主要目的在提供一種對稱式共振直流對直流轉換器，前述電路可以適用在大瓦特數的功率操作，同時可以降低漣波率。

本發明次一目的在提供一種對稱式共振直流對直流轉換器，前述電路可以降低EMI干擾。

為實現上述目的，本發明提供的對稱式共振直流對直流轉換器包括有：

一電源輸出部，用來產生一預定排列波形的一輸出直流電壓；

一對稱共振電路，與前述電源輸出部電訊連接，所述對稱共振電路還包括有：

一第一箝位電路，具有并接的一第一箝位電容以及一第一箝位二極管；

一第二箝位電路，與前述第一箝位電路串接，前述第二箝位電路具有并接的一第二箝位電容以及一第二箝位二極管；

一變壓器，一次側串接所述電源輸出部以及前述第二箝位電路；以及

一整流電路，與前述變壓器的二次側電訊連接，可以進行將輸出直流電壓整流成一整流直流電壓，且提供至一輸出負載電路。

所述的對稱式共振直流對直流轉換器，其中電源輸出部還包括有一第一開關以及與前述第一開關互補的一第二開關，以前述第一開關與前述第二開關進行交替接通及斷開，使前述電源輸出部產生前述預定排列波形。