[發(fā)明專利]一種任意信號(hào)發(fā)生器

無效

• 申請(qǐng)?zhí)枺?/td>: 200610063064.1
• 申請(qǐng)日: 2006-10-12
• 公開（公告）號(hào): CN101162398A
• 公開（公告）日: 2008-04-16
• 發(fā)明（設(shè)計(jì)）人: 宋躍;張志堅(jiān);余熾業(yè);胡升平;杜應(yīng)彪
• 申請(qǐng)（專利權(quán)）人: 東莞理工學(xué)院
• 主分類號(hào): G06F1/03
• 分類號(hào): G06F1/03
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種基于FPGA的任意信號(hào)發(fā)生器，包括PC、USB控制器、MCU、MCU接口模塊、晶振、EPC2、時(shí)鐘控制器、雙通道DA輸出電路，所述的PC分別與USB控制器、MCU、MCU接口模塊及EPC2串行配置芯片相連，用于運(yùn)行控制軟件，完成任意波形數(shù)據(jù)的輸入、波形參數(shù)調(diào)節(jié)、顯示波形及控制波形的產(chǎn)生；USB控制器是PC與系統(tǒng)的USB通信控制器，控制軟件的數(shù)據(jù)與指令都是通過USB傳送到儀器的硬件裝置中；MCU為控制中心和總線轉(zhuǎn)換，進(jìn)行系統(tǒng)控制、數(shù)據(jù)運(yùn)算、數(shù)據(jù)傳送和總線轉(zhuǎn)換功能；MCU接口模塊是FPGA與單片機(jī)的接口、總線擴(kuò)展模塊，完成總線擴(kuò)展、地址譯碼功能，主要輸出8位數(shù)據(jù)信號(hào)、24位地址信號(hào)、256個(gè)片選信號(hào)、讀/寫控制信號(hào)；晶振的輸出端與時(shí)鐘控制器相連，用于輸出一個(gè)精確的時(shí)鐘信號(hào)，作為時(shí)鐘控制器的基準(zhǔn)信號(hào)；EPC2為串行配置芯片，用于FPGA上電轉(zhuǎn)載文件；時(shí)鐘控制器是系統(tǒng)的時(shí)鐘發(fā)生模塊，它完成系統(tǒng)的時(shí)鐘分頻、倍頻功能，輸出一系列系統(tǒng)所需的時(shí)鐘；雙通道DA輸出電路，由數(shù)模轉(zhuǎn)換器、運(yùn)算放大器組成，完成波形數(shù)據(jù)的DA轉(zhuǎn)換、放大、濾波輸出；其特征在于，其還包括：頻率控制器、寄存器矩陣單元、鍵盤、鍵盤掃描模塊、FLASH、FLASH控制模塊、TFT顯示器、TFT控制模塊、DDS信號(hào)產(chǎn)生器、波形合成模塊；頻率控制器與時(shí)鐘控制器、寄存器矩陣單元、DDS信號(hào)產(chǎn)生器相連，完成調(diào)頻、掃頻、頻率控制功能，輸出DDS信號(hào)產(chǎn)生單元所需的頻率控制字；寄存器矩陣單元是整個(gè)FPGA系統(tǒng)的內(nèi)部狀態(tài)字、控制字的鎖存模塊，它完成系統(tǒng)的狀態(tài)字的寫操作和寄存功能，單片機(jī)對(duì)FPGA的控制及對(duì)整個(gè)系統(tǒng)的控制都是通過對(duì)寄存器矩陣單元的讀寫來完成，F(xiàn)PGA內(nèi)部的其它模塊都是通過數(shù)據(jù)總線連接到寄存器矩陣單元；鍵盤是智能工作方式時(shí)用戶的操作區(qū)，采用行列式鍵盤，在FPGA內(nèi)建的鍵盤掃描模塊的控制下完成按鍵的識(shí)別與編碼；鍵盤掃描模塊內(nèi)建鍵盤掃描電路，自動(dòng)地實(shí)現(xiàn)鍵盤掃描的功能，當(dāng)有按鍵按下時(shí)，自動(dòng)地產(chǎn)生中斷信號(hào)向單片機(jī)請(qǐng)求中斷以進(jìn)行鍵盤處理；FLASH是系統(tǒng)的波形存儲(chǔ)器，存儲(chǔ)一些常規(guī)波形及存儲(chǔ)用戶操作時(shí)新產(chǎn)生的任意波形數(shù)據(jù)；FLASH控制模塊根據(jù)波形選擇自動(dòng)地從FLASH讀入4K波形到內(nèi)部RAM中；TFT顯示器是智能工作方式時(shí)人機(jī)交互的操作窗口，顯示當(dāng)前用戶的操作項(xiàng)目并提示下一步用戶應(yīng)該操作的內(nèi)容；TFT控制模塊，是TFT液晶顯示屏的控制器，完成TFT顯示數(shù)據(jù)的傳送和控制；DDS信號(hào)產(chǎn)生器是信號(hào)發(fā)生器的核心模塊，根據(jù)DDS原理完成DDS信號(hào)的產(chǎn)生功能；波形合成模塊完成波形的選擇與合成的功能。

2.根據(jù)權(quán)利要求1所述的基于FPGA的任意波形發(fā)生器，其特征在于：所述的MCU是采用8位單片機(jī)作為系統(tǒng)的控制中心。

3.如權(quán)利要求1或2所述的基于FPGA的任意波形發(fā)生器，其特征在于：所述的晶振為40MHz的TCXO晶振。

4.如權(quán)利要求3所述的基于FPGA的任意波形發(fā)生器，其特征在于：所述的頻率控制器是DDS信號(hào)發(fā)生器的頻率控制模塊，由頻率字選擇模塊、調(diào)頻模塊、掃頻模塊組成。

5.如權(quán)利要求4所述的基于FPGA的任意波形發(fā)生器，其特征在于：所述的鍵盤為5*5鍵盤，鍵盤掃描模塊內(nèi)建5*5鍵盤掃描電路。

6.如權(quán)利要求5所述的基于FPGA的任意波形發(fā)生器，其特征在于：所述的FLASH為NOR?FLASH。

7.如權(quán)利要求6所述的基于FPGA的任意波形發(fā)生器，其特征在于：其還包括其它波形產(chǎn)生器，是產(chǎn)生其它非周期性波和數(shù)碼流的模塊，主要完成非周期信號(hào)的合成功能，包括模擬調(diào)幅、隨機(jī)信號(hào)、數(shù)碼流、ASK、FSK。

8.如權(quán)利要求7所述的基于FPGA的任意波形發(fā)生器，其特征在于：所述的DDS信號(hào)產(chǎn)生器主要包括A通道DDS產(chǎn)生器和B通道DDS產(chǎn)生器。

9.如權(quán)利要求8所述的基于FPGA的任意波形發(fā)生器，其特征在于：內(nèi)部由32位的DDS累加器和波形存儲(chǔ)器RAM組成，根據(jù)DDS原理，累加器在累加時(shí)鐘的控制下對(duì)輸出的頻率控制字K進(jìn)行累加，并將累加的結(jié)果作為波形存儲(chǔ)器RAM的地址送入RAM中，讀出RAM中相應(yīng)地址的值，即為波形輸出值，內(nèi)部的波形存儲(chǔ)器RAM為雙口RAM，即既可在讀信號(hào)、讀地址的配合下進(jìn)行RAM的讀操作進(jìn)行DDS輸出，也可在寫信號(hào)、寫地址和數(shù)據(jù)輸入信號(hào)的配合下進(jìn)行寫操作更換波形數(shù)據(jù)；在進(jìn)行波形切換時(shí)，由單片機(jī)控制FPGA啟動(dòng)FLASH讀寫單元，以10MHz的速度從外部的FLASH存儲(chǔ)器中，讀取4096個(gè)波形數(shù)據(jù)到DDS單元中的雙口RAM中；在進(jìn)行任意波形操作時(shí)，是先將從計(jì)算機(jī)采集到的波形數(shù)據(jù)量化、編碼后通過串口下載到FLASH存儲(chǔ)器中，然后再啟動(dòng)FLASH讀寫單元，從FLASH中讀取任意波形數(shù)據(jù)到DDS單元中的雙口RAM中。