[發明專利]射頻集成電路IQ信號疊代匹配法

無效

• 申請號: 200610040656.1
• 申請日: 2006-05-26
• 公開（公告）號: CN101079856A
• 公開（公告）日: 2007-11-28
• 發明（設計）人: 于峰崎
• 申請（專利權）人: 蘇州中科集成電路設計中心有限公司
• 主分類號: H04L25/49
• 分類號: H04L25/49;H04L27/20
• 代理公司: 南京蘇科專利代理有限責任公司
• 代理人: 何朝旭

技術領域

本發明涉及一種無線通訊系統信號處理方法，尤其是一種射頻集成電路IQ信號匹配的方法，屬于無線通訊集成電路技術領域。

背景技術

無線通訊系統經常存在兩路系統信號，例如圖1所示的無線局域網(WLAN)的射頻前端，存在I和Q兩路信號，此兩路信號分別經過相同的信號處理模塊后輸出。為了保證良好的系統特性，這兩路信號要求匹配到一定的精度范圍。

當系統對匹配的精度要求不高時，可以在集成電路的布圖設計上下功夫，通過精心繪制的版圖使兩路信號達到所需的匹配精度。然而當匹配的精度要求很高時，特別當信號的頻率達到射頻波段時，版圖繪制將難以達到足夠的匹配精度要求。

發明內容

本發明要解決的技術問題是：提出一種解決兩路系統信號快速匹配到足夠精度的射頻集成電路IQ信號疊代匹配法。

為了解決以上技術問題，本發明的射頻集成電路IQ信號疊代匹配法，在由兩路信號處理單元構成的無線通訊系統電路中，最后輸出級的輸出經模數轉換器件接具有運算功能的疊代電路模塊，疊代運算電路模塊的輸出接IQ校正模塊中的變量受控器件，包括以下步驟：

1)、根據系統性能要求，在疊代電路模塊中設置I、Q信號匹配精度值；

2)、在疊代電路模塊中設置疊代取值范圍；

3)、疊代電路模塊中，以預定插入關系，在先系統變量可疊代取值范圍選取插入值代入對應函數，其余在后變量設為零，計算匹配函數值；

4)、疊代電路模塊比較信號匹配函數計算值與所需精度匹配函數值，當前者大于后者，即不滿足要求時，以插入值作為疊代取值范圍，返回步驟3)，否則以插入值作為疊代結果值，進行以下步驟；

5)、將在先變量的疊代結果值代入信號匹配函數，按照與步驟3)、4)類同的步驟，逐一完成其它系統變量的疊代運算，得出可以使匹配函數計算值小于等于所需精度匹配函數值的各在后系統變量對應的疊代結果值；

6)、將得出的各系統變量的疊代結果值作為輸出，賦予IQ校正模塊中的變量受控器件，比較I、Q信號是否達到匹配精度，是則以各系統變量的疊代結果值設定為對應受控器件的控制賦值參數，否則返回步驟3)。

由此可見，采用本發明的方法實際上是先改變X，通過反復疊代達到精度后；再改變Y，通過反復疊代達到精度；依此類推下去，直到全部達到預期的精度要求為止，因此可以快速解決具有諸多系統變量的無線通訊系統兩路系統信號匹配的問題，使兩路信號通過反復疊代之后達到所需的匹配精度，降低集成電路布圖的繪制難度。

附圖說明

下面結合附圖和實施實施例對本發明作進一步的說明。

圖1為現有無線局域網的典型電路框圖。

圖2為本發明一個實施例的電路原理框圖。

圖3為圖2實施例的疊代匹配流程圖。

具體實施方式

實施例一

本實施例射頻集成電路IQ信號疊代匹配法參見圖2，在由兩路串聯第一級放大器、濾波器、第二級放大器構成的無線通訊系統輸出電路中，第二級放大器的輸出經IQ校正電路后，由模數轉換器件接疊代電路模塊的輸入，疊代電路模塊的輸出接系統變量受控器件—IQ校正電路中放大器的增益控制器件。鑒于這些電路、模塊為本領域普通技術人員熟知，以下不做詳細說明，以便使本發明簡明。其它部分將詳細說明。在下面的詳細說明中，描述了許多特定的細節，以便提供對本發明的透徹理解，但本發明并不限定于這些特定的細節。

實驗證明，本實施例的無線局域網系統輸出電路中，雖然整個電路分為對稱的兩部分，即I通路和Q通路，但因非理想因素，將造成I通路和Q通路不匹配。為了使I和Q兩個通路匹配，如圖2所示，在輸入I端輸入信號sin(ω₀*t)；在輸入Q端，輸入信號cos(ω₀*t)。該正弦和余弦信號通過I、Q通路后，輸出端的信號被數字化，再通過疊代電路。該疊代電路在進行上述步驟的疊代運算后，輸出信號X，Y，U，V用來控制四個放大器的增益，從而使I、Q輸出信號之間的匹配關系迅速達到所需的精度。

具體步驟如下：

1)、根據系統變量，在疊代電路模塊設置匹配精度值，如將IRR設為45dB。

2)、在疊代電路模塊中設置各系統變量X、Y、U、V的可疊代取值變化范圍分別為[X-，X+]、[Y-，Y+]、[U-，U+]、[V-，V+]；

插入值關系為根據以下步驟確定：

(1)置a為系統變量取值范圍下限值(X-)，置c為系統變量取值范圍上限值(X+)；