[發明專利]異步序列傳輸的腳位替代方法及其電路

無效

• 申請號: 200610036758.6
• 申請日: 2006-07-28
• 公開（公告）號: CN101114267A
• 公開（公告）日: 2008-01-30
• 發明（設計）人: 葉承溱
• 申請（專利權）人: 佛山市順德區順達電腦廠有限公司;神達電腦股份有限公司
• 主分類號: G06F13/38
• 分類號: G06F13/38
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種異步序列傳輸的腳位替代方法，其特征在于其包含有：

設置一路徑切換開關模塊在一中央處理器模塊與一調制解調器模塊之間；

在該中央處理器模塊處于一正常運作模式時，使該調制解調器模塊透過該路徑切換開關模塊的第一連接路徑連接至該中央處理器模塊；

在該中央處理器模塊處于一睡眠運作模式時，使該調制解調器模塊透過該路徑切換開關模塊的第二連接路徑連接至該中央處理器模塊；

由該調制解調器模塊傳送一響鈴信號至該中央處理器模塊的系統喚醒接腳，以喚醒該中央處理器模塊；

在喚醒該中央處理器模塊后，使該調制解調器模塊透過該路徑切換開關模塊的該第一連接路徑連接至該中央處理器模塊。

2.根據權利要求1所述的腳位替代方法，其特征在于：該中央處理器模塊透過一供應數字接口電源(DVCC)腳位連接至該路徑切換開關模塊的選擇輸入端。

3.根據權利要求1所述的腳位替代方法，其特征在于：該調制解調器模塊透過一序列輸出接腳連接至該路徑切換開關模塊的輸入端與該中央處理器模塊的序列輸入接腳。

4.根據權利要求1所述的腳位替代方法，其特征在于：在該中央處理器模塊處在一睡眠運作模式時，該路徑切換開關模塊的輸出端連接至該中央處理器模塊的該系統喚醒接腳。

5.一種異步序列傳輸的腳位替代電路，其特征在于其包含有：

一中央處理器模塊，具有數個通用輸入輸出接腳，處理自該通用輸入輸出接腳所接收的數據；

一調制解調器模塊，在一電話聯機時，發出一響鈴信號至該中央處理器模塊，以供該中央處理器模塊進行一來電處理程序；

一路徑切換開關模塊，設置在該中央處理器模塊與該調制解調器模塊之間，由該中央處理器模塊觸發以切換連接路徑，以使該調制解調器模塊的數據傳送至該中央處理器模塊。

6.根據權利要求5所述的腳位替代電路，其特征在于：在該中央處理器模塊處于一正常運作模式時，該調制解調器模塊透過該路徑切換開關模塊的第一連接路徑連接至該中央處理器模塊。

7.根據權利要求6所述的腳位替代電路，其特征在于：該中央處理器模塊透過一供應數字接口電源(DVCC)腳位連接至該路徑切換開關模塊的選擇輸入端。

8.根據權利要求7所述的腳位替代電路，其特征在于：該調制解調器模塊透過一序列輸出接腳連接至該路徑切換開關模塊的輸入端與該中央處理器模塊的序列輸入接腳。

9.根據權利要求8所述的腳位替代電路，其特征在于：該數該路徑切換開關模塊的輸出端連接至該中央處理器模塊的系統喚醒接腳。

10.根據權利要求9所述的腳位替代電路，其特征在于：該調制解調器模塊的該序列輸出接腳無法連接至該中央處理器模塊的該系統喚醒接腳。

11.根據權利要求5所述的腳位替代電路，其特征在于：在該中央處理器模塊處于一睡眠運作模式時，該調制解調器模塊透過該路徑切換開關模塊的第二連接路徑連接至該中央處理器模塊。

12.根據權利要求11所述的腳位替代電路，其特征在于：該中央處理器模塊透過一供應數字接口電源(DVCC)腳位連接至該路徑切換開關模塊的選擇輸入端。

13.根據權利要求12所述的腳位替代電路，其特征在于：該調制解調器模塊透過一序列輸出接腳連接至該路徑切換開關模塊的輸入端與該中央處理器模塊的序列輸入接腳。

14.根據權利要求13所述的腳位替代電路，其特征在于：該路徑切換開關模塊的輸出端連接至該中央處理器模塊的系統喚醒接腳。

15.根據權利要求14所述的腳位替代電路，其特征在于：該調制解調器模塊的該序列輸出接腳連接至該中央處理器模塊的該系統喚醒接腳。