[發明專利]EEPROM外圍電路中高壓NMOS場晶體管的溝道結構及制作方法

無效

• 申請號: 200610029249.0
• 申請日: 2006-07-21
• 公開（公告）號: CN101110446A
• 公開（公告）日: 2008-01-23
• 發明（設計）人: 錢文生
• 申請（專利權）人: 上海華虹NEC電子有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L27/115;H01L21/336;H01L21/265;H01L21/8247
• 代理公司: 上海浦一知識產權代理有限公司
• 代理人: 顧繼光

技術領域

本發明涉及一種EEPROM外圍電路中高壓NMOS(N型金屬氧化物半導體)場晶體管(Field?Transistor)的溝道結構；本發明還涉及一種該溝道結構的制作工藝方法。

背景技術

隨著半導體制造技術的日益發展，集成電路設計的競爭日趨激烈，尤其在存儲器單元的設計方面，為了提高競爭力，需要盡最大可能縮小單元面積，簡化制作工藝。在存儲器單元中，有很大的面積是用來作單元之間的隔離，如能夠縮短單元間的隔離間距，將有效減少單元面積。

在EEPROM(電擦除可編程只讀存儲器)單元中，單元的尺寸原來越小，因此隔離尺寸也要求很小。由于存儲器單元的N阱的摻雜濃度不高，為縮小隔離尺寸，通常在場氧化層下要再作一次場離子注入，這樣就需要增加一次光刻，同時也增加了工藝成本。

發明內容

本發明要解決的技術問題是提供一種EEPROM外圍電路中高壓NMOS場晶體管的溝道結構，它既能更有效地發揮場隔離效果，又可減少單元面積，提高芯片的集成度；為此，本發明還要提供一種該溝道結構的制作工藝方法。

為解決上述技術問題，本發明EEPROM外圍電路中高壓NMOS場晶體管的溝道結構是采用如下技術方案實現的，在所述溝道內注入硼離子。

上述溝道的制作工藝方法是：在現有的工藝流程中，通過光刻打開溝道區域，在進行高壓PMOS晶體管輕摻雜源/漏(LDD)硼離子注入的同時，將硼離子注入溝道。

采用本發明后，增大了N型場晶體管的溝道濃度，阻止單元間(兩個單元管輕摻雜源漏N-間)的相互穿通，同時也增大了閾值電壓Vt2，起到良好的隔離效果。既能有效地縮小隔離尺寸，又能節省一次光刻，節約工藝成本。

附圖說明

下面結合附圖和具體實施方式對本發明作進一步詳細的說明：

圖1是本發明EEPROM外圍電路中高壓NMOS場晶體管的溝道結構示意圖；

圖2至圖5是具有圖1所示溝道結構的高壓NMOS場晶體管制作工藝流程圖。

具體實施方式

由于EEPROM單元的晶體管溝道摻雜濃度通常都比較低，因此單元間的隔離比較困難，一方面要求單元間的間隔足夠大，防止兩單元間的相互穿通，另一方面還要滿足場晶體管有足夠高的閾值電壓Vt2。

本發明EEPROM外圍電路中高壓NMOS場晶體管的溝道結構如圖1所示，在高壓P阱(HV?PWell)上，形成兩個單元管輕摻雜源漏N型N-區，在N-區之間的溝道內注入硼離子，同時，N-區和溝道采用局部氧化硅隔離(LOCOS)。形成場效應晶體管溝道內嵌場注入區域的結構。

實現上述溝道結構的高壓NMOS場晶體管的制作工藝流程是：

在具有LOCOS隔離的P型襯底(P-Sub)上，進行HV?Pwell離子注入，形成HV?Pwell(參見圖2)。

在硅片上涂覆光刻膠，通過光刻打開高壓NMOS場晶體管中間部分溝道區域以及高壓PMOS?LDD區域，然后進行高壓PMOS晶體管的LDD硼原子注入，使高壓NMOS場晶體管中間溝道區域注入硼離子。(參見圖3)。

去光刻膠，并再涂覆光刻膠，利用光刻打開高壓NMOS輕摻雜源漏區域，進行磷離子注入，形成兩個單元管N型輕摻雜源漏N-區。(參見圖4)。

去光刻膠，并淀積多晶硅柵，然后刻蝕多晶硅柵，形成高壓NMOS場晶體管的柵極。(參見圖5)。

本發明無需為改善EEPROM單元間的隔離增加特別的光刻板，只需在高壓PMOS?LDD的光刻板中將高壓NMOS場晶體管的溝道區域打開，將高壓PMOS?LDD的高能量硼離子同時注入到場晶體管溝道中；以取代額外的場離子注入。在沒有增加光刻次數的情況下，增加了場晶體管溝道的雜質濃度，有效減小了單元間的隔離尺寸，提高場晶體管的閾值電壓，改善了隔離效果。這樣既可以起到良好的隔離效果，并能有效地縮小隔離尺寸，又能節省一次光刻，簡化工藝，節約工藝成本。