[發(fā)明專利]一種尋找集成電路布圖設(shè)計(jì)中目標(biāo)區(qū)域的方法

有效

• 申請(qǐng)?zhí)枺?/td>: 200610026423.6
• 申請(qǐng)日: 2006-05-10
• 公開(kāi)（公告）號(hào): CN101071272A
• 公開(kāi)（公告）日: 2007-11-14
• 發(fā)明（設(shè)計(jì)）人: 黃榮瑞;洪齊元;鄧澤希
• 申請(qǐng)（專利權(quán)）人: 中芯國(guó)際集成電路制造（上海）有限公司
• 主分類號(hào): G03F7/20
• 分類號(hào): G03F7/20;H01L21/00
• 代理公司: 北京市金杜律師事務(wù)所
• 代理人: 李勇

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體制造工業(yè)中的光刻制程，尤其涉及一種利用基于規(guī)則的光學(xué)近似修正工具尋找集成電路布圖設(shè)計(jì)中目標(biāo)區(qū)域的方法。

背景技術(shù)

集成電路制造工藝分為邏輯工藝和存儲(chǔ)器工藝，它們本質(zhì)上來(lái)說(shuō)是不同的，某些地方甚至是矛盾的。這體現(xiàn)在一些具體方面例如，二者的互連需求不同。存儲(chǔ)器區(qū)域呈現(xiàn)的圖案非常規(guī)則，常成塊出現(xiàn)，所需的互連比較少。而邏輯模塊區(qū)域常常散列在芯片各個(gè)地方，對(duì)互連的要求很高。其次，二者的金屬工藝層次也不同。邏輯工藝一般具有4～6層電路結(jié)構(gòu)，其中只有1～2層多晶硅，其余為金屬層。而存儲(chǔ)器工藝常常需要形成4層以上的多晶硅。

由于設(shè)計(jì)以及工藝上的差別，在同一個(gè)集成電路布圖設(shè)計(jì)中存儲(chǔ)器區(qū)域和邏輯區(qū)域明顯不同，前者的圖案特征緊密(關(guān)鍵尺寸小)，排列有序，而后者的圖案特征間距較大(關(guān)鍵尺寸大)，圖案不規(guī)則。隨著集成電路設(shè)計(jì)規(guī)則的不斷收縮，目前的集成電路布圖設(shè)計(jì)中的存儲(chǔ)器區(qū)域容易出現(xiàn)和設(shè)計(jì)規(guī)則相違背的情況。如前所述，邏輯區(qū)域由于圖案特征間有較大間距，并不會(huì)有違反設(shè)計(jì)規(guī)則的情況出現(xiàn)。只有存儲(chǔ)器區(qū)域，例如，一個(gè)SRAM(靜態(tài)隨機(jī)存取存儲(chǔ)器)區(qū)域，因其本身的圖案特征密集，比較容易和設(shè)計(jì)規(guī)則相違背。

在實(shí)際操作中，出于花費(fèi)以及周轉(zhuǎn)時(shí)間上的考慮，人們通常只希望對(duì)違反設(shè)計(jì)規(guī)則的存儲(chǔ)器區(qū)域進(jìn)行光學(xué)近似修正(OPC，Optical?ProximityCorrection)。目前采用的方法主要是通過(guò)設(shè)計(jì)規(guī)則檢查(DRC，Design?RuleCheck)工具找出和設(shè)計(jì)規(guī)則相違背的區(qū)域，然后判斷其是否為SRAM單元區(qū)域。如果判斷結(jié)果肯定，則在設(shè)計(jì)規(guī)則檢查工具顯示的版圖中的此區(qū)域上畫一層顏色標(biāo)記的覆蓋層，標(biāo)記出此區(qū)域。后續(xù)的光學(xué)近似修正將只對(duì)標(biāo)記出的區(qū)域進(jìn)行。上述的尋找并且標(biāo)記目標(biāo)區(qū)域的步驟花費(fèi)時(shí)間很長(zhǎng)，通常檢查一個(gè)完整的集成電路布圖設(shè)計(jì)需要2天左右。

發(fā)明內(nèi)容

針對(duì)目前在一個(gè)集成電路布圖中要找出存儲(chǔ)器區(qū)域?qū)ζ溥M(jìn)行光學(xué)近似修正的過(guò)程比較困難，從而影響工作效率的問(wèn)題，提出本發(fā)明。

本發(fā)明的目的在于，提供一種尋找集成電路布圖設(shè)計(jì)目標(biāo)區(qū)域(存儲(chǔ)器區(qū)域)的方法。這種方法不使用設(shè)計(jì)規(guī)則檢查(DRC，Design?Rule?Check)工具尋找違反設(shè)計(jì)規(guī)則的存儲(chǔ)器區(qū)域，而是采用基于規(guī)則的光學(xué)近似修正工具(rule?OPC)來(lái)尋找所述的存儲(chǔ)器區(qū)域，此種方法的效率比目前的方法更高。

本發(fā)明的方法實(shí)質(zhì)上是用于區(qū)分集成電路布圖設(shè)計(jì)中不同關(guān)鍵尺寸(CD，Critical?Dimension)的區(qū)域，例如一個(gè)區(qū)域的關(guān)鍵尺寸為a，另一個(gè)區(qū)域的關(guān)鍵尺寸為b，a>b。按照本發(fā)明的方法具有下列操作步驟：

1)將集成電路布圖中的圖案特征每邊向外擴(kuò)大距離n，(b/2)<n<(a/2)；

2)將經(jīng)過(guò)擴(kuò)大得到的集成電路布圖中的圖案特征每邊向內(nèi)縮小距離n；

3)將上述步驟處理后得到的集成電路布圖與原始的集成電路布圖進(jìn)行“異或”(XOR)邏輯運(yùn)算，得到僅留下圖案特征有變化區(qū)域的集成電路布圖；

4)用顏色標(biāo)記上述步驟得到的集成電路布圖中所述圖案特征有變化的區(qū)域，將此集成電路布圖覆蓋至原始布圖上，被所述顏色標(biāo)記區(qū)域覆蓋的即為原始布圖中的目標(biāo)區(qū)域。

上述的“異或”(XOR)邏輯運(yùn)算規(guī)則是：(A-B)+(B-A)，即兩種數(shù)據(jù)分別進(jìn)行邏輯非運(yùn)算，得到的結(jié)果再進(jìn)行邏輯或運(yùn)算。例如在本發(fā)明中，A可以是擴(kuò)大以及縮小操作之前的布圖A，B是擴(kuò)大以及縮小操作之后的布圖B。

在本發(fā)明中，可以將關(guān)鍵尺寸(CD，Critical?Dimension)理解為布圖中圖案特征的間距。如前所述，對(duì)于邏輯電路區(qū)域而言，其圖案特征間距(關(guān)鍵尺寸)較大，例如關(guān)鍵尺寸為240nm。相對(duì)地，存儲(chǔ)器區(qū)域的圖案特征間距(關(guān)鍵尺寸)就比較小，例如關(guān)鍵尺寸(CD，Critical?Dimension)為230nm。

本發(fā)明的方法，正是基于上述兩種區(qū)域的關(guān)鍵尺寸不同而設(shè)計(jì)。

對(duì)于如圖1a所示的關(guān)鍵尺寸為a＝240nm的邏輯電路區(qū)域的圖案，如果將其每邊向外擴(kuò)大小于(240/2)nm，但是大于(230/2)nm的距離n，擴(kuò)大后的圖案并不會(huì)與相鄰的圖案重疊，擴(kuò)大后的圖案特征如圖1b所示。隨后將圖案特征的每邊向內(nèi)縮小同樣距離，即得到擴(kuò)大以及縮小操作之前相同的圖案，如圖1c所示。