[發明專利]改進淺溝槽隔離間隙填充工藝的方法

有效

• 申請號: 200610026323.3
• 申請日: 2006-04-30
• 公開（公告）號: CN101064249A
• 公開（公告）日: 2007-10-31
• 發明（設計）人: 汪釘崇
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/306
• 分類號: H01L21/306;H01L21/76;H01L27/00
• 代理公司: 北京集佳知識產權代理有限公司
• 代理人: 徐謙;楊紅梅

技術領域

本發明涉及用于半導體器件制造的集成電路及其處理。具體來說，本發明提供了具有改進的間隙填充特性的溝槽形成方法及所得到的器件結構。僅舉例來說，本發明已經應用于淺溝槽隔離(STI)區域的形成。但是應理解本發明具有廣泛得多的應用范圍。

背景技術

集成電路或“IC”已經從單個硅芯片上制造的少數互連器件發展成數百萬的器件。當前的IC提供了遠遠超出原來所想象的性能和復雜性。為了實現復雜性和電路密度(即能夠組裝到給定芯片區域上的器件數目)的改進，最小器件特征尺寸，也稱為器件“幾何尺寸”，已經隨著每代IC而變得更小。半導體器件現在制造成具有小于四分之一微米跨度的特征。

增加電路密度不僅改進了IC的復雜性和性能而且向消費者提供了較低成本的部件。IC制造設施可花費數億甚至數十億美元。每個制造設施將具有某一晶片生產量，而且每個晶片將在其上具有某一數目的IC。因此，通過使IC的各個器件較小，在每一晶片上就可以制造較多器件，于是增加了制造設施的產出。使器件較小很具有挑戰性，因為IC制造中使用的每個工藝具有限制。也就是說，給定的工藝通常最小只能作用到某一特征尺寸，然后該工藝或器件布局需要加以改變。此外，由于器件要求越來越快的設計，所以對于常規的工藝和材料存在工藝局限。

一個這樣的工藝局限實例涉及對具有高縱橫比的溝槽進行填充的難點，高縱橫比意味著溝槽深度與溝槽開口之比大。高縱橫比在溝槽填充工藝期間可造成的問題是沉積的材料不均勻地分布于溝槽的表面區域上。這可能引發沉積材料在溝槽拐角處的懸垂以及溝槽中心處的空隙，于是造成器件性能和電可靠性問題。

從上可知，需要一種用于處理半導體器件的改進技術。

發明內容

本發明涉及用于半導體器件制造的集成電路及其處理。具體來說，本發明提供了具有改進的間隙填充特性的溝槽形成方法及所得到的器件結構。僅舉例來說，本發明已經應用于淺溝槽隔離(STI)區域的形成。但是應理解本發明具有廣泛得多的應用范圍。

在本發明的特定實施例中，提供了一種形成用于淺溝槽隔離區域的分級溝槽(graded?trench)的方法。該方法包括提供具有襯底區域的半導體襯底。該方法還包括形成覆蓋襯底區域的墊氧化物層。此外，該方法包括形成覆蓋墊氧化物層的蝕刻停止層。該方法進一步包括圖案化蝕刻停止層和墊氧化物層以暴露部分襯底區域。此外，該方法包括在襯底區域的暴露部分內形成溝槽，該溝槽具有側壁、底部和第一深度。另外，該方法包括形成覆蓋溝槽側壁、溝槽底部和相鄰于溝槽的臺面區域的電介質層。該方法進一步包括將電介質層的第一部分從溝槽底部去除以暴露襯底區域，使電介質層的第二部分保留于溝槽側壁上。此外，該方法包括蝕刻襯底區域以將至少部分溝槽的深度增加到第二深度。該方法也包括將電介質層的第二部分從溝槽去除。

在本發明的另一特定實施例中，提供了一種形成淺溝槽隔離區域的方法。該方法包括提供具有襯底區域的半導體襯底。該方法進一步包括形成覆蓋襯底區域的墊氧化物層。此外，該方法包括形成覆蓋墊氧化物層的蝕刻停止層。該方法進一步包括圖案化蝕刻停止層和墊氧化物層以暴露部分襯底區域。此外，該方法包括在襯底區域的暴露部分內形成溝槽，該溝槽具有側壁、底部和第一深度。該方法還包括形成覆蓋溝槽側壁、溝槽底部和相鄰于溝槽的臺面區域的電介質層。該方法進一步包括將電介質層的第一部分從溝槽底部去除以暴露襯底區域，使電介質層的第二部分保留于溝槽側壁上。此外，該方法包括蝕刻襯底區域以將至少部分溝槽的深度增加到第二深度。該方法也包括將電介質層的第二部分從溝槽去除。另外，該方法包括在臺面區域和溝槽上沉積第二電介質層。此外，該方法包括去除部分第二電介質層以暴露蝕刻停止層。該方法進一步包括去除蝕刻停止層和墊氧化物層。

在本發明的又一特定實施例中，提供了一種位于半導體襯底上且延伸到其中的溝槽。該溝槽包括溝槽底部和溝槽開口。該溝槽進一步包括第一溝槽側壁區域。該溝槽還包括相鄰于第一溝槽側壁區域的第一臺階區域。該第一臺階區域基本平行于溝槽底部，而且與第一溝槽側壁區域形成第一角度。另外，該溝槽包括第二溝槽側壁區域。該第二溝槽側壁區域與溝槽底部形成第二角度。