[發明專利]以太網上承載時分多路復用數據業務

無效

• 申請號: 200610021055.6
• 申請日: 2006-05-31
• 公開（公告）號: CN101083572A
• 公開（公告）日: 2007-12-05
• 發明（設計）人: 朱仁昌
• 申請（專利權）人: 成都華程信息技術有限公司
• 主分類號: H04L12/28
• 分類號: H04L12/28;H04J3/00
• 代理公司: 暫無信息
• 代理人: 暫無信息

所屬技術領域

本發明是一種網絡通訊傳輸設備，能夠將時分多路復用數據業務轉到以太網上去傳輸。

背景技術

目前，公知的以太網和時分多路復用數據業務的傳輸方式是以太網數據，轉到時分多路復用數據業務上去傳輸，但是，現在以太網發展迅速，在很多地方，運營商(電信，網通等)都已鋪設了以太網網絡。在這個時候，如果有兩個點，想要加上時分多路復用數據業務，按傳統方法，得專門加鋪專門的銅纜，如此一來的話，成本就比較高。

發明內容

為了節省成本，運營商希望能有一種能在不用改變原有的網絡的線路的基礎上，方便的加入時分多路復用數據業務數據的新的方案，本發明了提供一種新的網絡傳輸設備，該傳輸設備，能夠將時分多路復用數據業務數據轉到以太網數據，傳送到遠端，在接收端，再把時分多路復用數據業務數據，從以太網里分離出來，以此就可以達到運用以太網網絡來傳輸時分多路復用數據業務數據。

本發明解決其技術問題所采用的方案是：以現場可編程門陣列(FPGA)，中央片理器(CPU)，靜態存儲器(SRAM)，以太網交換芯片，時分多路復用數據業務接口電路五部分為主要的核心電路，構成了整個硬件裝置。中央處理器、靜態存儲器、以太網交換芯片、時分多路復用數據業務接口電路都和現場可編程門陣列FPGA相連。當時分多路復用數據業務數據從時分多路復用數據業務接口電路上接收進來，到現場可編程門陣列，在現場可編程門陣列FPGA里，對時分多路復用數據業務數據進行處理，打包成以太網數據包，通過FPGA轉到以太網交換芯片，然后，以太網交換芯片通過以太網接口，發送到遠端。在遠端，以太網接收到以太網數據包后，通過以太網芯片送到FPGA，FPGA再對該以太網包進行解封裝，還原到時分多路復用數據業務數據。由于，以太網速率和時分多路復用數據業務數據速率不一樣，所以還原出來的數據包會有堆積，所以用了一個靜態存儲器(SRAM)，把數據存發在該存儲器中。并依次，按照先進先出的原則，從靜態存儲器(SRAM)中取出數據，通過現場可編程門陣列FPGA，送到時分多路復用數據業務接口上去。以此方法來達到在以太網網絡中，轉輸時分多路復用數據業務數據的目的。在此過程種，中央處理器CPU，主要是對協議的處理。

本發明的有益效果是，可以在不用在新增銅纜的情況下，依托原有以太網，方便的新增時分多路復用數據業務數據的傳輸。且成本低，使用起來，方便靈活。

附圖說明

下面結合附圖和實施例對本發明進一步說明

圖1是本發明的硬件框圖。

圖2是現場可編程門陣列FPGA和靜態存儲器SRAM地址線的連接方式。

圖3是現場可編程門陣列FPGA和靜態存儲器SRAM數據線的連接方式。

圖4是現場可編程門陣列FPGA和靜態存儲器SRAM配置線的連接方式。

圖5是現場可編程門陣列FPGA和中央處理器CPU地址、數據線的連接方式。

圖6是現場可編程門陣列FPGA和中央處理器CPU高位地址線的連接方式。

圖7是現場可編程門陣列FPGA和中央處理器CPU控制線的連接方式。

圖8是現場可編程門陣列FPGA和以太網交換芯片的數據發送口的連接方式。

圖9是現場可編程門陣列FPGA和以太網交換芯片的數據接收口的連接方式。

圖10是現場可編程門陣列FPGA和以太網交換芯片的數據檢測部分的連接方式。

圖11是現場可編程門陣列FPGA和以太網交換芯片的SPI接口的連接方式。

圖12是現場可編程門陣列FPGA和以太網交換芯片的配置和復位部分的連接方式。

圖13是現場可編程門陣列FPGA和時分多路復用數據業務接口電路部分的收發數據的連接方式。

圖中1、現場可編程門陣列FPGA，2、靜態存儲器SRAM，3、中央處理器CPU，4以太網交換芯片，5、時分多路復用數據業務數據接口電路。

具體實施方式

在圖1中，靜態存儲器SRAM(2)、中央片理器CPU(3)、以太網交換芯片(4)、時分多路復用數據業務數據接口電路(5)都并接到現場可編程邏輯學器FPGA(1)，運用這種方式，通過現場可編程門陣列FPGA(1)的處理，時分多路復用數據業務數據可以轉到以太網數據包，同時，也可以把以太網數據包解包，分離出來，還原成時分多路復用數據業務數據包，以達到在以太網網絡上承載時分多路復用數據業務的目的。