[發(fā)明專利]SRAM電路及使用SRAM電路的緩沖電路

有效

• 申請(qǐng)?zhí)枺?/td>: 200580052431.1
• 申請(qǐng)日: 2005-12-27
• 公開（公告）號(hào): CN101346772A
• 公開（公告）日: 2009-01-14
• 發(fā)明（設(shè)計(jì)）人: 金成克直
• 申請(qǐng)（專利權(quán)）人: 富士通株式會(huì)社
• 主分類號(hào): G11C11/41
• 分類號(hào): G11C11/41
• 代理公司: 北京三友知識(shí)產(chǎn)權(quán)代理有限公司
• 代理人: 黃綸偉

1.一種存儲(chǔ)電路，其特征在于，該存儲(chǔ)電路具有：

第1及第2存儲(chǔ)部，其并聯(lián)連接到共同的讀取位線和共同的寫入字 線上；

第1寫入控制電路，其連接到所述第1存儲(chǔ)部上，通過(guò)提供給所述 共同的寫入字線的寫入控制信號(hào)而導(dǎo)通，將第1寫入信號(hào)提供給所述第1 存儲(chǔ)部；

第2寫入控制電路，其連接到所述第2存儲(chǔ)部上，通過(guò)提供給所述 共同的寫入字線的寫入控制信號(hào)而導(dǎo)通，將第2寫入信號(hào)提供給所述第2 存儲(chǔ)部；

第1讀取控制電路，其連接到所述第1存儲(chǔ)部上，通過(guò)提供給第1 讀取字線的第1讀取控制信號(hào)而導(dǎo)通，進(jìn)行來(lái)自所述第1存儲(chǔ)部(219) 的讀取信號(hào)的讀取控制；以及

第2讀取控制電路，其連接到所述第2存儲(chǔ)部上，通過(guò)提供給第2 讀取字線的第2讀取控制信號(hào)而導(dǎo)通，進(jìn)行來(lái)自所述第2存儲(chǔ)部的讀取 信號(hào)的讀取控制，

其中，利用所述共同的寫入字線(+WWL)同時(shí)將所述第1和第2 寫入位線(+WBL1，+WBL0)分別設(shè)置在所述第1存儲(chǔ)部和第2存儲(chǔ)部 (219，220)上，而且

其中，所述第1讀取控制電路(215，207)和所述第2讀取控制電路 (216，217)分別經(jīng)由所述第1和第2讀取字線(+RWL1，+RWL0)向所 述第1和第2存儲(chǔ)部(219，220)提供所述第1和第2控制信號(hào)，以從第 1和第2讀取位線(+RBL，-RBL)讀出數(shù)據(jù)。

2.根據(jù)權(quán)利要求1所述的存儲(chǔ)電路，其特征在于，所述第1和第2 寫入控制電路分別包括：

第1寫入控制開關(guān)元件，其連接到所述第1存儲(chǔ)部上，通過(guò)提供給 所述寫入字線的寫入控制信號(hào)而導(dǎo)通，將第1寫入信號(hào)提供給所述第1 存儲(chǔ)部；以及

第2寫入控制開關(guān)元件，其連接到所述第2存儲(chǔ)部上，通過(guò)提供給 所述寫入字線的寫入控制信號(hào)而導(dǎo)通，將所述第1寫入信號(hào)的反相信號(hào) 提供給所述第2存儲(chǔ)部，

所述第1和第2讀取控制電路分別包括：

第1讀取控制開關(guān)元件，其連接到所述第1存儲(chǔ)部上，通過(guò)提供給 第1讀取字線的第1讀取控制信號(hào)而導(dǎo)通，進(jìn)行來(lái)自所述第1存儲(chǔ)部的 讀取信號(hào)的讀取控制；以及

第2讀取控制開關(guān)元件，其連接到所述第2存儲(chǔ)部上，通過(guò)提供給 第2讀取字線的第2讀取控制信號(hào)而導(dǎo)通，進(jìn)行來(lái)自所述第2存儲(chǔ)部的 所述讀取信號(hào)的反相信號(hào)的讀取控制。

3.根據(jù)權(quán)利要求1所述的存儲(chǔ)電路，其特征在于，所述存儲(chǔ)電路還 具有：

第1高位地址用寫入解碼器和第2低位地址用寫入解碼器以及第1 高位地址用讀取解碼器和第2低位地址用讀取解碼器，

其中，

所述第1及所述第2的寫入控制信號(hào)被所述第1高位地址用寫入解 碼器控制；

所述第1及所述第2的寫入信號(hào)被所述第2低位地址用寫入解碼器 控制；

所述第1和第2讀取控制信號(hào)被所述第1高位地址用讀取解碼器控 制；

所述第1和第2讀取信號(hào)被所述第2低位地址用讀取解碼器控制。

4.根據(jù)權(quán)利要求1所述的存儲(chǔ)電路，其特征在于，作為存儲(chǔ)從運(yùn)算 處理單元輸出的數(shù)據(jù)的緩沖單元，所述第1和第2存儲(chǔ)部存儲(chǔ)所述輸出 的數(shù)據(jù)。

5.一種控制具有并聯(lián)的第1和第2存儲(chǔ)部的存儲(chǔ)電路的讀寫的方 法，其特征在于，該控制方法具有以下步驟：

將共同的寫入控制信號(hào)提供給共同的寫入字線；

通過(guò)由所述共同的寫入控制信號(hào)導(dǎo)通的第1寫入控制電路將第1寫 入信號(hào)提供給所述第1存儲(chǔ)部；

通過(guò)由所述共同的寫入控制信號(hào)導(dǎo)通的第2寫入控制電路將第2寫 入信號(hào)提供給所述第2存儲(chǔ)部；

向第1讀取字線(+RWL1)提供第1讀取控制信號(hào)；

通過(guò)由所述第1讀取控制信號(hào)導(dǎo)通的第1讀取控制電路從所述第1 存儲(chǔ)部讀出第1讀取信號(hào)；

向第2讀取字線(+RWL0)提供第2讀取控制信號(hào)；以及

通過(guò)由所述第2讀取控制信號(hào)導(dǎo)通的第2讀取控制電路從所述第2 存儲(chǔ)部(220)讀出第2讀取信號(hào)，

其中，同時(shí)進(jìn)行提供所述第1寫入信號(hào)和所述第2寫入信號(hào)的步驟。