[發(fā)明專利]多處理器系統(tǒng)中的高性能隊(duì)列實(shí)現(xiàn)有效
| 申請(qǐng)?zhí)枺?/td> | 200580052419.0 | 申請(qǐng)日： | 2005-12-29 |
| 公開(kāi)（公告）號(hào)： | CN101346692A | 公開(kāi)（公告）日： | 2009-01-14 |
| 發(fā)明（設(shè)計(jì)）人： | X·李;D·R·居 | 申請(qǐng)（專利權(quán)）人： | 英特爾公司 |
| 主分類號(hào)： | G06F9/00 | 分類號(hào)： | G06F9/00 |
| 代理公司： | 中國(guó)專利代理(香港)有限公司 | 代理人： | 柯廣華;張志醒 |
| 地址： | 美國(guó)加利*** | 國(guó)省代碼： | 美國(guó);US |
| 權(quán)利要求書(shū)： | 查看更多 | 說(shuō)明書(shū)： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 處理器 系統(tǒng) 中的 性能 隊(duì)列 實(shí)現(xiàn) | ||
1.一種用于提供多線程隊(duì)列的方法，包括：
將第一隊(duì)列初始化，所述第一隊(duì)列具有一組第一隊(duì)列項(xiàng)，所述第一隊(duì)列項(xiàng)具有至少一個(gè)有效值和空值，所述第一隊(duì)列項(xiàng)的每一個(gè)占用在單個(gè)存儲(chǔ)器訪問(wèn)中以原子方式可訪問(wèn)的存儲(chǔ)器部分；
接收對(duì)所述一組第一隊(duì)列項(xiàng)的隊(duì)列項(xiàng)執(zhí)行隊(duì)列操作的請(qǐng)求；以及
基于所述隊(duì)列項(xiàng)是否具有空值的確定來(lái)確定是否要執(zhí)行所述隊(duì)列操作。
2.如權(quán)利要求1所述的方法，其中，所述隊(duì)列操作包括寫(xiě)入所述隊(duì)列項(xiàng)，并且如果所述隊(duì)列項(xiàng)具有空值，則執(zhí)行所述隊(duì)列操作。
3.如權(quán)利要求1所述的方法，其中，所述隊(duì)列操作包括讀取隊(duì)列項(xiàng)，并且如果所述隊(duì)列項(xiàng)具有所述至少一個(gè)有效值，則執(zhí)行所述隊(duì)列操作。
4.如權(quán)利要求1所述的方法，其中，所述存儲(chǔ)器部分在字邊界上對(duì)齊。
5.如權(quán)利要求1所述的方法，還包括：
將第二隊(duì)列初始化，所述第二隊(duì)列具有一組第二隊(duì)列項(xiàng)，所述第二隊(duì)列項(xiàng)具有至少一個(gè)有效值和空值，所述第二隊(duì)列項(xiàng)的每一個(gè)占用在單個(gè)存儲(chǔ)器訪問(wèn)中以原子方式可訪問(wèn)的存儲(chǔ)器部分。
6.如權(quán)利要求1所述的方法，還包括提供用于所述第一隊(duì)列項(xiàng)的子集的緩沖器。
7.如權(quán)利要求6所述的方法，其中，所述緩沖器包括寫(xiě)入緩沖器，并且所述方法還包括：
將隊(duì)列值寫(xiě)入到所述寫(xiě)入緩沖器；以及
將所述寫(xiě)入緩沖器傳送到所述第一隊(duì)列。
8.如權(quán)利要求6所述的方法，其中，所述緩沖器包括讀取緩沖器，并且所述方法還包括：
將所述第一隊(duì)列項(xiàng)的子集傳送到所述讀取緩沖器；以及
從所述讀取緩沖器讀取隊(duì)列值。
9.一種用于提供多線程隊(duì)列的系統(tǒng)，包括：
具有多個(gè)第一隊(duì)列項(xiàng)的第一隊(duì)列，所述第一隊(duì)列項(xiàng)具有至少一個(gè)有效值和空值，所述第一隊(duì)列項(xiàng)的每一個(gè)占用在單個(gè)存儲(chǔ)器訪問(wèn)中以原子方式可訪問(wèn)的存儲(chǔ)器部分；
用于在所述第一隊(duì)列中寫(xiě)入隊(duì)列項(xiàng)的第一線程；以及
用于從所述第一隊(duì)列讀取所述隊(duì)列項(xiàng)的第二線程；
其中如果所述隊(duì)列項(xiàng)具有空值，則執(zhí)行所述寫(xiě)入，并且如果所述隊(duì)列項(xiàng)具有所述至少一個(gè)有效值，則執(zhí)行所述讀取。
10.如權(quán)利要求9所述的系統(tǒng)，其中，所述第一隊(duì)列還包括用于標(biāo)識(shí)所述多個(gè)隊(duì)列項(xiàng)的頭部項(xiàng)的頭部值，并且所述頭部值在高速緩存行邊界上對(duì)齊。
11.如權(quán)利要求9所述的系統(tǒng)，其中，所述第一隊(duì)列還包括用于標(biāo)識(shí)所述多個(gè)隊(duì)列項(xiàng)的尾部項(xiàng)的尾部值，并且所述尾部值在高速緩存行邊界上對(duì)齊。
12.如權(quán)利要求9所述的系統(tǒng)，其中，所述多個(gè)第一隊(duì)列項(xiàng)在高速緩存行邊界上對(duì)齊。
13.如權(quán)利要求9所述的系統(tǒng)，還包括：
具有多個(gè)第二隊(duì)列項(xiàng)的第二隊(duì)列，所述第二隊(duì)列項(xiàng)具有至少一個(gè)有效值和空值，所述第一隊(duì)列項(xiàng)的每一個(gè)占用在單個(gè)存儲(chǔ)器訪問(wèn)中以原子方式可訪問(wèn)的存儲(chǔ)器部分；以及
用于在第二數(shù)據(jù)結(jié)構(gòu)中寫(xiě)入隊(duì)列項(xiàng)的第三線程，如果所述隊(duì)列項(xiàng)具有空值，則執(zhí)行所述寫(xiě)入；
其中如果所述隊(duì)列項(xiàng)具有所述至少一個(gè)有效值，則所述第二線程從所述第二數(shù)據(jù)結(jié)構(gòu)讀取所述隊(duì)列項(xiàng)。
14.如權(quán)利要求9所述的系統(tǒng)，還包括：
具有多個(gè)第二隊(duì)列項(xiàng)的第二隊(duì)列，所述第二隊(duì)列項(xiàng)具有至少一個(gè)有效值和空值，所述第二隊(duì)列項(xiàng)的每一個(gè)占用在單個(gè)存儲(chǔ)器訪問(wèn)中以原子方式可訪問(wèn)的存儲(chǔ)器部分；以及
用于從所述第二數(shù)據(jù)結(jié)構(gòu)讀取隊(duì)列項(xiàng)的第三線程，如果所述隊(duì)列項(xiàng)具有所述至少一個(gè)有效值，則執(zhí)行所述讀取；
其中如果所述隊(duì)列項(xiàng)具有空值，則所述第一線程在所述第二數(shù)據(jù)結(jié)構(gòu)中寫(xiě)入所述隊(duì)列項(xiàng)。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于英特爾公司，未經(jīng)英特爾公司許可，擅自商用是侵權(quán)行為。如果您想購(gòu)買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請(qǐng)聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/200580052419.0/1.html，轉(zhuǎn)載請(qǐng)聲明來(lái)源鉆瓜專利網(wǎng)。
