[發明專利]半導體器件及其制造方法

無效

• 申請號: 200580052180.7
• 申請日: 2005-11-29
• 公開（公告）號: CN101322241A
• 公開（公告）日: 2008-12-10
• 發明（設計）人: 王文生;中村亙
• 申請（專利權）人: 富士通株式會社
• 主分類號: H01L21/8246
• 分類號: H01L21/8246;H01L27/105
• 代理公司: 隆天國際知識產權代理有限公司
• 代理人: 張龍哺

技術領域

本發明涉及一種半導體器件及其制造方法，尤其涉及一種具有鐵電電容器的半導體器件及其制造方法。

背景技術

近年來，伴隨數字技術的發展，高速處理或保存大容量數據的趨向越發強烈，而且用于電子儀器的半導體器件需滿足高集成化以及高性能化的要求。因此，為實現半導體存儲器件的高集成化，對以下技術廣泛進行研究和開發，即，作為形成存儲元件的電容器的電容器電介質膜，采用高介電常數材料膜或者鐵電材料膜來替換現有的氧化硅膜及氮化硅膜的技術。

特別是，對將具有自發極化特性的鐵電膜用作電容器電介質膜的鐵電存儲器(Ferro?electric?Random?Access?Memory：FeRAM)積極地進行研究和開發，其中，該鐵電存儲器作為能夠以低電壓且高速寫入、讀出的非易失性存儲器。

鐵電存儲器(FeRAM)是即使切斷電源也不會丟失所記憶的信息的非易失性存儲器，并且能夠期待著實現高集成度、高速驅動、高持久性以及低耗電。

FeRAM利用鐵電體的磁滯特性來記憶信息。將鐵電膜作為電容器電介質膜夾在一對電極之間的鐵電電容器，其根據電極之間的外加電壓發生極化，并且即使去掉外加電壓也維持極化狀態。如果顛倒外加電壓的極性，則極化的極性也會顛倒。只要檢測出該極化就能夠讀出信息。作為鐵電膜的材料，主要采用殘留極化量大的例如具有10μC/cm₂～30μC/cm₂左右的PZT(Pb(Zr_1-xTi_x)O₃)、SBT(SrBi₂Ta₂O₉)等鈣鈦礦晶體結構的氧化物鐵電體。為了形成特性優異的氧化物鐵電膜，需要在氧化性環境中進行成膜或者進行熱處理，并且將下部電極(根據所需，上部電極也)是以難以氧化的貴金屬、即使被氧化也可導電的貴金屬或者貴金屬氧化物形成的情況多。

在制作鐵電電容器之前，將MOS晶體管形成在硅襯底上。在形成了MOS晶體管等下部結構之后，形成鐵電電容器的情況下，需要使鐵電膜成膜時的氧化性環境不給下部結構帶來壞的影響。形成MOS晶體管之后，進行如下等處理，即利用具有阻擋氧的能力的氮氧化硅膜等來保護MOS晶體管，并在其上形成層間絕緣膜等。

用氧化硅來形成半導體集成電路器件的層間絕緣膜的情況多。氧化硅與水分的親和力大。如果水分從外部滲入，則水分可通過層間絕緣膜到達布線、電容器、晶體管等。若水分到達電容器尤其是鐵電電容器，則電介質膜尤其是鐵電膜的特性發生劣化。若鐵電膜被滲入的水分所產生的氫還原，當產生氧缺陷時結晶性降低。發生殘留極化量或介電常數降低等特性劣化。長時間地使用，也會導致相同的現象。若水分滲入，則由水分直接發生特性劣化。在使硅膜或氧化硅膜成膜之際，作為硅源使用的硅烷為氫化硅(hydrogenatedsilicon)，若分解會產生大量的氫。此氫也成為導致鐵電膜劣化的原因。

可知，將PZT鐵電膜夾在由Pt制作的下部電極與上部電極之間的標準鐵電電容器的情況下，并且在氫分壓強為40Pa(0.3Torr)的環境中，若將襯底加熱至200℃左右，則PZT膜幾乎喪失其鐵電特性。

而且，可知，如果在吸附了氫或水分的狀態下，或者于旁邊存在水分的狀態下，對鐵電電容器進行熱處理，則鐵電膜的鐵電特性被顯著劣化。

在FeRAM的制作工序中，將形成鐵電膜之后的工序選擇盡可能地少產生水分及氫且低溫的工序。例如，為了氧化硅膜的成膜，采用將氫產生量較少的TEOS(正硅酸乙酯)作為原料氣體的化學氣相沉積法(CVD)等。

對于形成鐵電電容器來說，在鐵電膜的正下方形成下部電極的工序重要。作為現有的下部電極，使用在絕緣膜上依次層疊Ti和Pt的結構。Ti膜改善絕緣膜和下部電極的緊貼特性。若沒有Ti膜，則Pt電極發生剝離的可能性大。Pt膜是通過濺射法成膜的，但是若以高溫進行成膜，則會發生與Ti膜的反應，因此會得到不以(111)取向而隨機取向的結構。若替換Ti膜而采用TiO₂膜，則反應被抑制，從而能夠以高溫形成Pt膜。但是，若在進行過脫氣的絕緣膜上形成TiO₂膜，則TiO₂膜的結晶性變差，并使在其上成膜的Pt膜及鐵電膜的結晶性下降。

JP特開2002-289793號公報(申請人：富士通)提出了如下的方案，作為位于Pt下部電極下方的絕緣緊貼膜，采用在SiO₂膜上層疊了TiO₂膜的層疊結構或者氧化鋁膜。