[發明專利]半導體器件的壽命的動態估算

有效

• 申請號: 200580052138.5
• 申請日: 2005-12-30
• 公開（公告）號: CN101313226A
• 公開（公告）日: 2008-11-26
• 發明（設計）人: X·韋拉;J·阿韋利亞;O·云薩爾;O·埃爾金;A·岡薩雷斯
• 申請（專利權）人: 英特爾公司
• 主分類號: G01R31/26
• 分類號: G01R31/26;G06F11/30;G07C3/00
• 代理公司: 永新專利商標代理有限公司
• 代理人: 鄔少俊;王英

技術領域

本發明的實施例涉及半導體器件，更具體而言，涉及確定這種器件的預期壽命。?

背景技術

半導體器件的壽命(即，其無故障工作時間)的測量涉及當前和未來的工藝，因為晶體管和其他結構將變得更小，退化得更快。現有的預測這種器件的壽命的方法是靜態方法，其在溫度、電壓和頻率方面針對整個器件壽命假設固定條件。然而，其動態特性可能與所假設的固定條件相差懸殊。此外，集成電路(IC)內的每一資源都在不同的條件下工作，因而對于不同的資源將產生不同的壽命。?

器件壽命一代一代縮短。此外，壽命取決于諸如不同的工作電壓和溫度的實際工作參數以及不同技術的縮放(scaling)趨勢。這一逐漸縮短的壽命源自若干退化源：電遷移、應力遷移、時間相關介質擊穿(TDDB)、負偏置溫度不穩定性(NBTI)和熱循環。假設由這些因素導致的故障率均勻地分布在五個源上。通常將這一故障率稱為故障時間比(failures?in?time，FIT)，即，10⁹小時內的預期故障數量。可以采用FIT值獲得作為1/FIT的平均無故障時間(MTTF)，這是業內通常采用的測度。對于任何技術而言，均可以通過假設在固定條件(例如，溫度、電壓、頻率和利用率)下穩態運行而獲得MTTF。?

然而，溫度、電壓、頻率和利用率都會隨著電路壽命而變化，因而穩態機制無法準確預測器件的壽命。因此，有必要改進壽命測量。?

附圖說明

圖1是根據本發明的一個實施例的處理器的方框圖；?

圖2是根據本發明的另一實施例的處理器的方框圖；?

圖3是根據本發明的一個實施例的方法的流程圖；?

圖4是根據本發明的一個實施例控制資源的流程圖；?

圖5是根據本發明的實施例的多處理器系統的方框圖。?

具體實施方式

在各個實施例中，可以執行對諸如處理器、存儲器控制器和其他功能單元的半導體器件的剩余壽命的動態估算。可以在每個器件(例如，集成電路(IC))的基礎上或者在更細粒度的基礎上進行動態壽命估算。例如，在用于處理器的實施例中，可以在多內核處理器中在每個內核的基礎上進行壽命估算。此外，在其他實施方式中，可以在每個塊的基礎上進行壽命估算，例如，在每個功能單元、高速緩存結構、寄存器堆或者其他塊的基礎上進行壽命估算。?

壽命估算可以既考慮器件的工作時間，又考慮器件處于空閑狀態的時間。通過這種方式，可以確定剩余壽命的精確估算。如以下將進一步討論的那樣，可以按照周期性間隔執行對器件的使用情況或者所謂的里程(mileage)的判斷，從而使壽命估算可以準確地反映器件的動態工作條件。此外，在各個間隔處，可以將所確定的里程與器件壽命的靜態估算進行比較。通過這種方式，可以有規則地判定所估算的剩余壽命。利用這一估算的剩余壽命，可以按照(例如)延長其壽命的方式，或者按照在考慮剩余器件能力的情況下通過控制器件來改善或者延續其性能的方式對器件加以控制。?

現在參考圖1，其示出根據本發明的實施例的處理器的方框圖。如圖1所示，處理器10可以是具有第一內核(即內核A)20和第二內核(即，內核B)30的雙內核處理器。盡管在圖1的實施例中示出了雙內核，但是應當理解，本發明的范圍不受這樣的限制，在其他實施例中，單內核或者多內核處理器也可以利用本發明的實施例。?

仍然參考圖1，所示出的第一內核20包括各種塊，所述塊包括一個或多個執行單元22、一個或多個寄存器堆24以及一個或多個高速緩存26。當然，指定的內核架構可以包括額外的塊，例如，存儲器類結構(寄存器堆、高速緩存、隊列等)和其他組合電路(執行單元、解碼邏輯等)。在各?個實施例中，執行單元22可以采取各種形式并且可以例如包括一個或多個標量處理單元，例如，整數單元和浮點單元。此外，一個或多個單指令多數據(SIMD)單元可以連同諸如地址生成單元等其他功能單元一起存在。此外，第一內核20包括例如可以為微控制器的控制器28。控制器28可以用于執行根據本發明的實施例的動態壽命估算方法。此外，在一些實施例中，控制器28還可以至少基于所確定的估算剩余壽命控制執行單元22的操作，在下文中將對其做進一步討論。?