[發明專利]集成電路處理級中的差錯恢復

有效

• 申請號: 200580050138.1
• 申請日: 2005-04-21
• 公開（公告）號: CN101203836A
• 公開（公告）日: 2008-06-18
• 發明（設計）人: D·T·布勞夫;D·M·布爾;S·達斯
• 申請（專利權）人: ARM有限公司;密執安大學
• 主分類號: G06F11/14
• 分類號: G06F11/14
• 代理公司: 中國專利代理(香港)有限公司
• 代理人: 李湘;魏軍

技術領域

本發明涉及集成電路領域。更具體地說，本發明涉及檢測在集成電路處理級中的操作差錯并從這類差錯中恢復。

背景技術

提供串聯連接處理級(例如流水線電路)的集成電路的方法是眾所周知的。每個處理級包括處理邏輯和鎖存器，其中，鎖存器用于存儲各級的輸出值以提供給后續處理級作為輸入。處理邏輯用于完成它的處理操作所用的時間取決于集成電路操作時的速度。處理邏輯可以操作的最快速率受限于最慢的處理邏輯級。為了能夠盡可能快地處理數據，電路的處理級以盡可能快的速率被驅動，直至最慢的處理級跟不上為止。然而，在集成電路的功耗相對于提高處理速率更為重要的情況下，減小集成電路的工作電壓以減小功耗直至最慢的處理級速度跟不上為止。在電壓電平減小至最慢的處理級速度跟不上的情況下，以及在工作頻率增加到最慢的處理級不能再執行它的處理的情況下，都會產生出現不利于計算的轉發進度(forward-progress)的處理差錯的危險。

眾所周知，考慮到集成電路的特性，包括一批器件中的不同集成電路之間的制造上的差異，工作環境條件，例如，典型的溫度范圍、被處理的信號的數據依賴性等等，可以通過將集成電路設置在足夠高于最低電壓電平的工作電壓上和足夠低于最大要求工作頻率的處理頻率上工作來避免這類處理差錯的發生。常用的方法是根據最壞的情況來小心地限制最大的工作頻率和最小的工作電壓。

美國專利公開文獻No.US2004-0199821披露了通過動態地控制至少一個性能控制參數(例如，頻率、工作電壓或者溫度)來設置集成電路操作以維持操作中的差錯的非零概率差錯的系統。通過使用俘獲比集成電路中的相關處理級的主要鎖存器要遲的時間點上的數據的延遲鎖存器，盡管存在著時間差錯，該系統使得能夠計算轉發進度。被延遲鎖存器所俘獲的數據數值可以在差錯檢測中使用，用于取代在處理級輸出穩定之前的時間點上主要鎖存器所俘獲的值。通過有意地以非零差錯概率操作集成電路差錯，單個集成電路能夠達到特殊處理應用所需要的最快的可能處理速度或者最低的可能功耗。然而，通過為處理級的各個主要鎖存器提供延遲鎖存器來改進處理電路的需求在一定環境下可能是硬性的。例如，如果操作差錯不是限制在中央處理單元(CPU)的數據路徑上，而是發生在控制邏輯自身上或者在集成電路的其它一些關鍵路徑上，那么集成電路就需要增加相當多的延遲鎖存器，以便于實現差錯檢測和恢復。此外，在US-2004-0199821的實施例中，使用了現有的流水線時序邏輯通過從延遲的鎖存器中讀取數據數值來實現差錯恢復，但它可能難以確保流水線時序邏輯自身不受操作差錯的影響，或者直接由于控制邏輯自身中的關鍵路徑或者間接通過從數據路徑反饋亞穩的數值到控制邏輯。

于是，就需要能夠改善集成電路特性并且不需要大量改動現有集成電路設計的技術，使之提供差錯恢復的操作。

發明內容

本發明的一個方面是提供了一種適用于數據處理裝置的集成電路，所述集成電路可進行數據處理并包括：

差錯檢測電路，用于監視在所述集成電路中的數字信號數值并且檢測在預定時間窗口中的所述信號數值的轉變，所述變化表示了所述集成電路在操作中的差錯；

存儲單元，用于存儲所述數據處理裝置的恢復狀態，所述恢復狀態包括對應于所述集成電路編程器(programmer’s)模式的結構狀態變量中(architectural?state?variables)的至少一個子集；

差錯恢復電路，用于響應所述差錯檢測電路并且能夠使得所述集成電路使用所述存儲恢復狀態從所述操作差錯中恢復；

操作參數控制器，用于控制所述集成電路的一個或多個性能控制操作參數；

其中，所述操作參數控制器根據由所述差錯檢測電路所檢測到的差錯中的一項或多項特性來動態控制所述一項或多項性能控制參數中的至少一項，從而維持操作中的非零概率的差錯，所述差錯恢復電路用于使得所述集成電路能夠從操作中的所述差錯中恢復，以便于所述集成電路的數據處理是連續的。

本項技術意識到可以直接監測處理級的操作從而發現在何種限制條件下出現故障。當出現實際故障時，可以恢復集成電路至可以安全地重新開始處理的先前的操作恢復狀態從而進行差錯恢復。

本項技術意識到差錯可以在不需要從各個處理級中俘獲延遲的數值或者在操作中出現差錯時不需要重新向處理邏輯裝載正確數值的條件下進行差錯檢測。本項技術能夠對集成電路進行相對容易的改進，從而將差錯檢測和恢復可以應用于包括CPU數據路徑和控制邏輯在內的集成電路中的任何關鍵路徑。