[發明專利]數字時鐘劃分電路

無效

• 申請號: 200580048833.4
• 申請日: 2005-12-13
• 公開（公告）號: CN101133555A
• 公開（公告）日: 2008-02-27
• 發明（設計）人: P·埃利奧
• 申請（專利權）人: 諾基亞公司
• 主分類號: H03K27/00
• 分類號: H03K27/00;H04B1/40
• 代理公司: 北京市金杜律師事務所
• 代理人: 吳立明

1.一種數字地劃分時鐘信號的方法，包括：

提供數據回路，所述回路使第一和第二計時存儲元件CME互相連接；

施加時鐘信號給所述第一和所述第二CME的每個；

檢查存儲在所述第一和第二CME中的數字值之間的關系；以及

以小于所述時鐘信號的頻率從所述回路輸出信號。

2.根據權利要求1所述的方法，其中檢查存儲在所述第一和第二CME中的數字值之間的關系包括檢查所述數字值在值上相反。

3.根據權利要求1所述的方法，其中檢查存儲在所述第一和第二CME中的數字值之間的關系包括檢查所述數字值的相位相同。

4.根據權利要求1所述的方法，其中所述數據回路進一步使第一、第二、第三和第四存儲元件彼此串聯連接，并且施加時鐘信號包括施加時鐘信號給每個CME。

5.根據權利要求4所述的方法，進一步包括：

檢查存儲在所述第三和第四CME中的數字值之間的關系。

6.根據權利要求4所述的方法，其中檢查存儲在所述第三和第四CME中的數字值之間的關系發生在上升時鐘沿和下降時鐘沿中之一上，以及檢查存儲在所述第一和第二CME中的數字值之間的關系發生在上升時鐘沿和下降時鐘沿中的另一個上。

7.根據權利要求1所述的方法，其中檢查存儲在所述第一和第二CME中的數字值之間的關系包括針對上升和下降時鐘沿中之一上的所述第二CME的數字值而檢查所述第一CME的數字值，以及進一步包括針對上升和下降時鐘沿中的同一個上的所述第一CME的數字值而檢查所述第二CME的數字值。

8.根據權利要求1所述的方法，其中所述檢查連續發生。

9.根據權利要求1所述的方法，進一步包括：

在其中檢查關系結果發現期望的關系不存在的情況中，使用存儲在所述第一和第二CME中之一的數字值改變在所述第一和第二CME中的另一個處的數字值。

10.一種數字時鐘劃分電路，包括：

數據回路，定義第一和第二輸出節點；

第一和第二計時存儲元件CME，每個CME具有與沿著所述數據回路的另一CME的輸出相連接的輸入；

時鐘，具有輸入到所述第一和第二CME中的每一個的循環輸出；

子電路，包括與所述數據回路相分離的路徑，所述數據回路具有與所述第一和第二CME相連接的第一和第二端，用于針對所述第一和第二CME中的一個而檢查存儲在所述第一和第二CME中的另一個中的數字值。

11.根據權利要求10所述的數字時鐘劃分電路，其中所述子電路進一步用于通過利用存儲在所述第二CME中的數字值的版本替換在所述第一CME處的數字值來改變在所述第一CME處的數字值。

12.根據權利要求10所述的數字時鐘劃分電路，進一步包括：

由所述第一CME所定義的第三節點和由所述第二CME所定義的第四節點；

所述子電路進一步包括與所述數據回路相分離的第二路徑，所述數據回路具有與所述第三和第四節點相連接的第一和第二端，用于針對在所述第四節點處的數字值而檢查在所述第三節點處的數字值。

13.根據權利要求10所述的數字時鐘劃分電路，其中所述子電路包括至少一個沿著所述分離路徑的反相器。

14.根據權利要求13所述的數字時鐘劃分電路，其中所述子電路包括沿著數據檢查回路彼此串聯的兩個計時反相器，所述計時反相器中的每一個在共同時鐘沿上操作。

15.根據權利要求10所述的數字時鐘劃分電路，其中所述第一和第二CME中的每個CME包括彼此串聯的一對計時反相器，所述時鐘反相器對中的每一個在不同時鐘沿上操作。