[發明專利]算術或邏輯運算樹的計算

無效

• 申請號: 200580048372.0
• 申請日: 2005-12-13
• 公開（公告）號: CN101124538A
• 公開（公告）日: 2008-02-13
• 發明（設計）人: 布魯諾·巴拉林
• 申請（專利權）人: 皇家飛利浦電子股份有限公司
• 主分類號: G06F7/50
• 分類號: G06F7/50
• 代理公司: 中科專利商標代理有限責任公司
• 代理人: 朱進桂

1.一種用于在微處理器上計算算術或邏輯運算的至少第一和第二樹的方法，所述微處理器包括至少n個并行處理元件，用于并行地執行n個算術或邏輯運算，每一個樹的計算都需要多個逐次迭代，在計算下一迭代期間使用每一個迭代的結果，其中n是大于4的正整數，所述方法包括：

a)使用n個處理元件并行地執行第一樹的第一迭代的n個算術或邏輯運算(在48中)，然后

b)使用從用于計算第一迭代的n個處理元件中選出m個處理元件，在第一迭代的結果之間并行地執行m個算術或邏輯運算(在66中)，其他的n-m個處理元件不用于第二迭代的計算，其中m是嚴格小于n的整數，

其中，與第一樹的第二迭代的計算并行的是，所述方法包括使用從n-m個不用于計算第一樹的第二迭代的處理元件中選出的k個處理元件來并行地執行第二樹的k個算術或邏輯運算(在66中)，其中k是小于或等于n-m的整數。

2.如權利要求1所述的方法，其中，并行地執行：在第一樹的第二迭代的計算之前，處理元件之間的數據轉移(在64中)；以及在執行第二樹的k個算術或邏輯運算之前的數據轉移(在64中)。

3.如前面任何一項權利要求所述的方法，其中，在用于計算第一樹的第二迭代的兩個處理元件之間，對用于計算第二樹的每一個處理元件進行交織。

4.如前面任何一項權利要求所述的方法，其中，所述微處理器是包括p個相同的處理元件以并行地執行p個相同的算術或邏輯運算的SIMD(單指令多數據)微處理器，所述處理元件是在公共管芯上制造的，并且p大于或等于n。

5.一種電信設備中的解擴方法，包括計算至少第一和第二二叉樹和的步驟，其中，使用根據前面任何一項權利要求所述的計算方法，在包括至少n個并行處理元件以并行地計算n個算術或邏輯運算的微處理器上計算至少是所述第一和第二二叉樹和。

6.一種包括指令的存儲器，當這些指令在包括至少n個并行處理元件的微處理器上執行時，所述指令用于執行根據權利要求1到4中任意一項所述的、用于計算算術或邏輯運算的第一和第二樹的方法，其中n是大于4的正整數。

7.一種包括指令的微處理器，當這些指令在包括至少n個并行處理元件的微處理器上執行時，所述指令用于執行根據權利要求1到4中任意一項所述的、用于計算算術或邏輯運算的至少第一和第二樹的方法，其中n是大于4的正整數。