[發明專利]非易失性存儲器

有效

• 申請號: 200580047649.8
• 申請日: 2005-12-02
• 公開（公告）號: CN101223642A
• 公開（公告）日: 2008-07-16
• 發明（設計）人: 漢斯·波依;卡倫·阿滕伯勒
• 申請（專利權）人: NXP股份有限公司
• 主分類號: H01L27/24
• 分類號: H01L27/24;H01L45/00
• 代理公司: 中科專利商標代理有限責任公司
• 代理人: 朱進桂

技術領域

本發明涉及非易失性存儲器，更具體地涉及其中通過加熱和制冷其中的相變單元(phase?change?cell)來記錄或擦除數據的非易失性存儲器。

背景技術

已經公知為非易失性存儲器的是閃速存儲器、FeRAM、MRAM和相變存儲器。例如，美國專利No.6,172,902，公開了組合在薄膜中的MRAM，而美國專利No.5,166,758公開了相變存儲器的結構。

由于在便攜式信息終端等中的使用要求存儲器有較高密度，因此關注相變非易失性存儲器，并且已經在這樣的存儲器中作出了各種改進[WO97/05665(日本未審專利公布No.1999-510317)，WO98/19350(日本未審專利公布No.2001-502848)，WO99/54128(日本未審專利公布No.2002-512439)，美國專利No.6,339,544，和美國專利No.5,536,947]。

廣泛采用相變存儲器的一個限制是他們的物理尺寸。相變單元的尺寸受限于與之相關聯的電阻加熱器。盡管有很多研究已經集中在基于相變單元存儲器的改進上，相變單元的尺寸仍然較大。

減小相變單元尺寸的一種途徑是限制(constrict)電阻加熱器中的電流來增加局部加熱。在WO98/336446(日本未審專利公布No.2001-504279)和美國專利申請2004/0001374中已經建議了這樣的途徑，其中緊靠相變層的電阻加熱器非常窄。

不幸的是，上面的每一個方法都有局限，例如在可靠性和制造上。提供采用當前的集成電路制造設備可以制造的電流限制的簡單結構將是有利的。

發明內容

本發明的目的是提供支持其中相變單元尺度減小的非易失性存儲器。

根據本發明，提出了一種非易失性存儲器，包括：第二電極；包括多個電阻可變的相變單元的記錄層；與記錄層相鄰的非均勻隧穿勢壘(tunnel?barrier)；以及處于與非均勻隧穿勢壘電連通中的第一電極，所述第一電極經由隧穿勢壘與第二電極電連通。

根據本發明的另一方面，提出了一種用于形成相變單元存儲器的方法，包括：提供包括相變材料的單元；提供與相變材料相鄰的非均勻隧穿勢壘；以及提供第一電極和第二電極，所述第一電極用于向非均勻隧穿勢壘提供電流，所述第二電極用于接收已經通過隧穿勢壘的電流。

根據本發明，還提出了一種非易失性存儲器，包括：多個第二電極，按照規則間隔開的陣列進行排列；記錄層，包括多個相變單元，每一個相變單元均是電阻可變的，并且按照規則間隔開的陣列進行排列；非均勻隧穿勢壘，形成與記錄層中的多個相變單元相鄰的近似鄰接層；以及多個第一電極，按照規則間隔開的陣列進行排列，并且每一個均與多個第二電極中的一個電極以及多個相變單元的一個相變單元相關聯，第一電極與非均勻隧穿勢壘電連通，第一電極經由隧穿勢壘與其相對應的第二電極電連通。

附圖說明

現在將結合以下附圖描述本發明的示范性實施例，其中：

圖1是表示現有技術非易失性存儲器的截面側視圖；

圖2是表示具有其中具有相變材料的較小單元的現有技術非易失性存儲器的截面側視圖；

圖3是表示具有用于提供由于電流限制導致的局部加熱的錐形電極的現有技術非易失性存儲器的截面側視圖；

圖4是表示具有用于提供由于電流限制導致的局部加熱的納米線的現有技術非易失性存儲器的截面側視圖；

圖5a是基于相變單元并且具有用于提供由于電流限制導致的局部加熱的非均勻隧穿勢壘的非易失性存儲器的截面側視圖；

圖5b是基于相變單元并且具有用于提供由于電流限制導致的非均勻隧穿勢壘的非易失性存儲器的截面側視圖；

圖6是用于形成非均勻隧穿勢壘的方法的簡化流程圖；

圖7a是根據圖6方法制造所得出的隧穿勢壘的簡化側視圖；

圖7b是根據圖6方法的變體制造所得出的隧穿勢壘的簡化側視圖；

圖7c是根據圖6方法的另一種變體制造所得出的隧穿勢壘的簡化側視圖；

圖8是基于自組織形成非均勻隧穿勢壘的方法的簡化流程圖；以及

圖9是根據圖8的方法制造所得出的隧穿勢壘的截面側視圖。

具體實施方式

參考圖1，示出了典型的現有技術相變單元10。這里，示出了第一電極11。將通孔(via)形式的第一導線12設置為與電極11電接觸。與第一導線12相鄰的是包括可編程的相變材料塊14的單元。將通孔形式的第二導線15設置在單元14的相對一側上。與導線15電接觸的是第二電極16。