[發明專利]包括統一占用面積的半導體管芯封裝及其制造方法

無效

• 申請號: 200580046203.3
• 申請日: 2005-12-21
• 公開（公告）號: CN101099238A
• 公開（公告）日: 2008-01-02
• 發明（設計）人: R·約史;V·耶埃;S·馬丁;J·A·諾奎爾;C·湯普茨;R·馬納塔德
• 申請（專利權）人: 費查爾德半導體有限公司
• 主分類號: H01L23/495
• 分類號: H01L23/495
• 代理公司: 上海專利商標事務所有限公司
• 代理人: 李玲

相關申請的交叉參考

不適用

發明背景

FLMP(引線模制封裝中的倒裝芯片)是功率MOSFET封裝領域中正在開發 的一種重要的封裝技術。其電和熱性能仍然是本行業中最好的。它在引線框(帶柵 極和源極連接)上使用倒裝芯片MOSFET技術。管芯的背面在封裝內露出。在某 些情況下，露出的管芯背面可用作該封裝的漏極端。

雖然FLMP型封裝是理想的，但是FLMP型封裝內的管芯尺寸可能變化。這 導致帶有可變占用面積(footprint)的管芯封裝。在某些情況下，占用面積由在電 路板上安裝該封裝所需的可焊表面量來確定。如果可生產帶有不同管芯尺寸的封 裝，同時具有“統一的”占用面積而非不同的占用面積，則將是合乎需要的。

本發明的各實施例單獨或共同地解決這些和其他問題。

發明概述

本發明的各實施例涉及半導體管芯封裝、電氣組件及方法。

本發明的一個實施例涉及一種半導體管芯封裝，包括：具有第一表面和第二 表面的半導體管芯；引線框結構，其中半導體管芯耦合至該引線框結構；圍繞該管 芯的至少一部分和引線框結構的至少一部分形成并且具有一外表面的模制材料，其 中該半導體管芯的第一表面與模制材料的外表面基本平齊；以及在模制材料外表面 上的可焊層。

本發明的另一個實施例涉及一種方法，包括：提供具有第一表面和第二表面 的半導體管芯；將該半導體管芯附連至引線框結構，其中該半導體管芯與引線框結 構相耦合；圍繞該管芯的至少一部分和引線框結構的至少一部分形成模制材料，其 中形成的模制材料包括一外表面，且其中該半導體管芯的第一表面與模制材料的外 表面基本平齊；以及在模制材料外表面上形成可焊層。

其他實施例涉及電氣組件。

隨后將進一步詳細描述這些和其他實施例。

附圖簡述

圖1示出了帶有不同的露出管芯表面的不同半導體管芯封裝。

圖2(A)至2(H)示出了用露出的管芯表面形成半導體管芯封裝的工藝步 驟。

圖3(A)至3(D)，圖4(A)和4(B)示出了管芯封裝的立體底視圖。

圖4(C)示出了被安裝在電路板上的圖4(A)和4(B)的管芯封裝的側截 面圖。

圖5(A)和5(B)示出了管芯封裝的立體底視圖。

圖5(C)示出了被安裝在印刷電路板上的圖5(B)所示的管芯封裝的側截面 圖。

圖6(A)和6(B)示出了管芯封裝的立體底視圖。

圖7(A)和7(B)示出了當被安裝在電路板上時圖6(A)和6(B)的管芯 封裝的側截面圖。

圖8(A)和8(B)、圖9(A)和9(B)以及圖10(A)和10(B)示出了 管芯封裝的立體底視圖。

圖11示出了帶有管芯的露出表面的管芯封裝的側截面圖，其中該管芯的露出 表面位于管芯封裝頂部而非該管芯封裝的底部。

圖12示出了根據本發明另一實施例的管芯封裝的側截面圖。

圖13示出了根據本發明另一實施例的其中散熱器附連至管芯封裝的頂面的管 芯封裝的側截面圖。

詳細描述

本發明的各實施例涉及用于制造半導體管芯封裝、管芯封裝和電氣組件的方 法。

根據本發明一個實施例的一個示例性半導體管芯封裝可具有包括通過模制材 料在該封裝中露出的金屬化背面的半導體管芯。可焊層在模制材料上形成以增大該 管芯封裝的可焊面積。通過在管芯封裝上形成可焊層，能夠建立統一的占用面積 (即，與同其他管芯封裝相關聯的占用面積相對應的占用面積)而不考慮管芯封裝 內管芯的橫向尺寸。

在模制材料被模塑之后，能夠在封裝內的模制材料上形成可焊層。該可焊層 可以覆蓋該封裝的部分或全部底側(或頂側)。它可以與通過模制材料露出的管芯 表面相接觸，也可以不相接觸。它還可以用作在管芯的露出的金屬化背面與PCB (印刷電路板)上的導電焊盤之間的互連介質。焊料或導電粘合劑可用于將管芯封 裝內的可焊層耦合至PCB。頂部可焊層有助于外部散熱器的附連。