[發明專利]銅互連布線和形成銅互連布線的方法

無效

• 申請號: 200580046189.7
• 申請日: 2005-11-08
• 公開（公告）號: CN101107699A
• 公開（公告）日: 2008-01-16
• 發明（設計）人: 羅伯特·M·杰弗肯;約翰·J·豪特拉;史蒂文·R·謝爾曼;亞瑟·J·勒恩
• 申請（專利權）人: TEL艾派恩有限公司
• 主分類號: H01L21/44
• 分類號: H01L21/44;H01L23/48;H01L23/40;H01L23/52
• 代理公司: 北京東方億思知識產權代理有限責任公司
• 代理人: 李劍

相關申請的交叉引用

該申請要求2004年11月8日提交的題為“Copper?Interconnect?Wiring and?Method?of?Forming?Thereof”的美國臨時申請No.60/625,831的優先 權，該申請的內容通過引用結合于此。

技術領域

本發明一般地涉及銅互連布線層的表面上的帽封層以及用于通過應用 氣體團簇離子束(gas-cluster?ion-beam，GCIB)處理來形成用于半導體集 成電路的互連結構的改進方法。

背景技術

半導體按“摩爾法則”不斷縮小尺寸而密度更高并且性能更強，已經 提供了工業和我們的社會生產力方面的極大進步。然而，這一發展帶來的 問題是需要在越來越小的互連線路中承載越來越高的電流。當這種小電線 中的電流密度和溫度變得過高時，互連線路可以由于被稱為電遷移的現象 而失效。發生在高電流密度互連線路中的所謂的“電子風”(electron wind)的效應導致金屬原子被從其原始晶格位置掃出，從而導致線路中開 路的發生，或者在這些擴散的金屬原子聚集的區域處發生擠壓短路。銅作 為替代鋁的布線材料的引入提供了電遷移壽命方面的極大提高，然而，互 連布線的不斷縮小表明在未來還將需要額外的銅電遷移壽命的提高。

與鋁互連不同(鋁互連由于鋁原子沿晶粒邊界的擴散而失效)，銅互 連電遷移失效模式由沿著表面和界面的擴散控制。具體而言，對于傳統的 銅布線互連方案，銅線路的頂面一般具有上覆的電介質帽封層，其必須具 有良好的擴散阻擋性能以防止銅遷移到周圍的電介質中。兩種最常用的電 介質帽封材料是氮化硅和氮化硅碳，其傳統上是利用等離子體增強化學氣 相沉積(PECVD)技術沉積的。然而，這些PECVD沉積的帽封材料與銅 形成有缺陷的界面，這導致沿銅線路的頂面的銅遷移增強，并因此導致更 高的電遷移失效率。銅線路結構的其他表面一般具有與阻擋層或雙層(一 般是金屬性的，例如TaN/Ta、TaN/Ru或Ru)的界面，其形成了與銅的強 界面以限制銅的擴散，并因此抑制電遷移效應。我們將這種阻擋層或雙層 稱為“阻擋層”。

已經嘗試通過利用選擇性沉積的金屬帽帽封銅線路的頂面來改善銅布 線的電遷移。事實上，當頂部的銅界面已經由選擇性鎢或選擇性磷化鈷鎢 (CoWP)金屬層帽封時，銅電遷移壽命方面的極大提高已經見諸于報 道。然而，使用選擇性金屬帽封解決方案的所有方法都可能在相鄰的絕緣 體表面上沉積一定的金屬，因此導致相鄰金屬線之間不希望發生的泄漏或 短路。本發明使用氣體團簇離子束處理來解決許多這些問題。

圖1示出了常用在銅雙鑲嵌集成工藝中的現有技術氮化硅帽封的銅互 連的布線方案300的示意圖。其包括第一銅線路層302、第二銅線路層 304和連接這兩個銅層的銅過孔結構306。這兩個線路層302和304以及過 孔結構306的側壁和底部都襯有阻擋層312。阻擋層312提供了優異的擴 散阻擋性能，這防止了銅擴散到相鄰的絕緣體結構中，并且還提供了與銅 的優異的低擴散界面，這抑制了沿這些界面的電遷移。第一級間(inter- level)電介質層308和第二級間電介質層310提供了銅線路之間的絕緣。 第一銅線路層302的頂面和第二銅線路層304的頂面各自分別覆蓋有絕緣 阻擋膜314和316，這種絕緣阻擋膜一般是由氮化硅或氮化硅碳組成的。 這些絕緣阻擋膜314和316傳統上利用PECVD沉積，并且其與暴露的銅 表面形成的界面在一定程度上是有缺陷的，并且提供了用于供銅原子遷移 的快速擴散路徑。在該現有技術布線方案中，幾乎所有的不希望出現的材 料移動都是沿著這些界面在銅電遷移期間發生的。在與此類似的傳統的雙 鑲嵌銅互連中，在每個互連級處，在級間電介質層中形成了溝槽和過孔并 且隨后沉積了銅以形成互連線路和過孔之后，接著一般進行利用化學機械 拋光(CMP)技術執行的平坦化步驟。阻蝕劑被用在CMP和CMP后刷洗 清潔工藝中，并且這些阻蝕劑和其他污染物必須在帽封層的沉積之前利用 現場清潔從銅表面去除。使用場外清潔工藝將使銅表面易于受到腐蝕和氧 化。PECVD反應器一般不被配置為在絕緣體帽封層沉積之前對銅表面執 行有效的現場清潔。盡管未在圖1中示出，但是布線方案300一般形成在 包含需要電氣互連(以完成集成電路)的有源和/或無源元件的半導體襯底 上。