[發明專利]數據處理裝置

無效

• 申請號: 200580045073.1
• 申請日: 2005-12-16
• 公開（公告）號: CN101091159A
• 公開（公告）日: 2007-12-19
• 發明（設計）人: 讓－保羅·庫皮尼;奧利弗·米洛
• 申請（專利權）人: 皇家飛利浦電子股份有限公司
• 主分類號: G06F9/445
• 分類號: G06F9/445
• 代理公司: 中科專利商標代理有限責任公司
• 代理人: 陳瑞豐

1.一種數據處理裝置(MPS)，包括：

-主處理器(MPR)，具有系統程序代碼(SYS)，在需要更換應用程序代碼(APCi)時，所述系統程序代碼(SYS)使主處理器將更新的應用程序代碼(APCi+1)寫入共享存儲器(DPRAM)，而且使主處理器(MPR)將地址指示(SRC@)寫入共享存儲器的預定存儲器位置(A[k]...A[k+3])，其中所述地址指示(SRC@)指示出應用程序代碼寫入共享存儲器的位置，在不需要更換所述應用程序代碼(APCi)時，使主處理器將以跳轉地址作為屬性的跳轉指令寫入共享存儲器的所述預定存儲器位置(A[k]...A[k+3])；

-輔處理器(APR)，具有啟動程序代碼(SPC)，所述啟動程序代碼(SPC)使輔處理器從共享存儲器的所述預定存儲器位置取回地址指示，以便隨后將所述應用程序代碼從共享存儲器傳輸到屬于輔處理器的應用程序存儲器(APM)，其中如果在共享存儲器的所述預定存儲器位置(A[k]...A[k+3])中沒有地址指示(SRC@)，則所述啟動程序代碼(SPC)使所述輔處理器(APR)根據所述跳轉指令跳轉到所述應用程序存儲器(APM)中存在的所述應用程序代碼(APCi)。

2.如權利要求1所述的數據處理裝置，其中，所述系統程序代碼(SYS)使主處理器(MPR)將與地址指示(SRC@)相關的指令(CMD)寫入共享存儲器的所述預定存儲器位置(A[k]...A[k+3])，以及其中，輔處理器(APR)的啟動程序代碼(SPC)使輔處理器從共享存儲器的所述預定存儲器位置讀取與地址指示相關的指令，以便執行該地址指示相關的指令。

3.如權利要求2所述的數據處理裝置，其中，所述啟動程序代碼(SPC)使輔處理器(APR)提供中斷信號，以及其中，所述系統程序代碼(SYS)使主處理器(MPR)通過將地址指示相關的指令(CMD)以及與該地址指示(SRC@)寫入共享存儲器的所述預定存儲器位置(A[k]...A[k+3])來響應所述中斷信號。

4.如權利要求I所述的數據處理裝置，其中，所述系統程序代碼(SYS)使主處理器(MPR)將另外的地址指示(DST@)寫入共享存儲器的所述預定存儲器位置(A[k]...A[k+3])，所述另外的地址指示指示出應該將應用程序代碼(APCi+1)寫入應用程序存儲器的位置。

5.如權利要求4所述的數據處理裝置，其中，所述系統程序代碼(SYS)使主處理器(MPR)將跳轉指令寫入共享存儲器的所述預定存儲器位置(A[k]...A[k+3])，所述跳轉指令與所述另外的地址指示(DST@)相關，所述跳轉指令使輔處理器(APR)通過啟動程序代碼(SPC)來執行輔處理器已經寫入應用程序存儲器(APM)的應用程序代碼(APCi+1)。

6.如權利要求1所述的數據處理裝置，其中，所述啟動程序代碼(SPC)包括初始指令(ST[SFL])，所述初始指令(ST[SFL])使輔處理器(APR)提供啟動開始信號，所述啟動開始信號通知主處理器(MPR)：輔處理器已經開始執行啟動程序代碼。

7.如權利要求6所述的數據處理裝置，其中，所述系統程序代碼(SPC)使主處理器(MPR)提供啟動持續信號，所述啟動持續信號通知輔處理器(APR)：主處理器已經接收到啟動開始信號，并且主處理器已經將地址指示(SRC@)寫入了共享存儲器的預定存儲器位置，以及其中，在啟動開始信號之后，所述啟動程序代碼(SPC)使輔處理器(APR)處于等待模式，輔處理器保持在等待模式中，直到接收到啟動持續信號為止。

8.如權利要求1所述的數據處理裝置，其中，所述應用程序存儲器(APM)是電可擦除可編程只讀存儲器。

9.如權利要求1和2之一所述的數據處理裝置，其中，所述主處理器(MPR)和所述輔處理器(APR)共享包括硬標記(HFL)的硬件寄存器(HWR)，硬標記由所述輔處理器(APR)設置以提供中斷信號。