[發明專利]充分確保并實施有效/當前代碼的最后一道防線

無效

• 申請號: 200580043102.0
• 申請日: 2005-12-20
• 公開（公告）號: CN101138191A
• 公開（公告）日: 2008-03-05
• 發明（設計）人: A·富蘭克
• 申請（專利權）人: 微軟公司
• 主分類號: H04L9/00
• 分類號: H04L9/00
• 代理公司: 上海專利商標事務所有限公司
• 代理人: 陳斌

1.一種被配置為用于自確認的計算機，包括：

處理器；

耦合至所述處理器的存儲器；以及

耦合至所述處理器和所述存儲器的確認電路，所述確認電路可用于確認所述計算機的特性，并且還可用于當所述確認失敗時限制所述計算機的功能。

2.如權利要求1所述的計算機，其特征在于，還包括用于確定間隔的觸發器電路，用于使所述確認電路在所述間隔期間確認所述計算機的特性。

3.如權利要求2所述的計算機，其特征在于，所述間隔是統計、定時和隨機的其中之一。

4.如權利要求2所述的計算機，其特征在于，所述確認在所述確認失敗之后以增加的頻率發生。

5.如權利要求1所述的計算機，其特征在于，所述確認電路包括密碼能力。

6.如權利要求1所述的計算機，其特征在于，所述特性是數字簽署的軟件代碼、存儲器范圍的散列、軟件代碼的期限、數字簽署者的撤銷以及到期日的其中之一。

7.如權利要求1所述的計算機，其特征在于，還包括響應于所述確認電路用于在所述確認失敗時限制所述計算機的功能的實施電路。

8.如權利要求1所述的計算機，其特征在于，所述處理器包括所述確認電路。

9.一種計算機中的確認電路，所述確認電路包括：

觸發電路；

耦合至所述觸發電路的邏輯電路；所述邏輯電路用于驗證所述計算機的特性；以及

耦合至所述驗證電路的實施電路；其中所述實施電路響應于來自所述邏輯電路的信號限制所述計算機的性能。

10.如權利要求9所述的確認電路，其特征在于，還包括密碼電路，其中所述邏輯電路使用所述密碼電路來驗證所述特性。

11.如權利要求9所述的確認電路，其特征在于，所述實施電路通過周期性復位、處理器能力降低和顯示分辨率降低的其中之一來限制所述計算機的性能。

12.如權利要求9所述的確認電路，其特征在于，所述觸發電路包括時鐘和隨機數生成器的其中之一。

13.如權利要求9所述的確認電路，其特征在于，所述確認電路能抵抗來自所述計算機的另一組件的篡改。

14.一種用于認證計算機的方法，包括：

提供確認電路；

使用對應于所述計算機的特性的信息對所述確認電路編程；

對所述確認電路編程以便按間隔激活；

確認所述計算機的特性；以及

當所述對計算機的特性的確認失敗時，限制所述計算機的功能。

15.如權利要求14所述的方法，其特征在于，還包括使用密碼秘密對所述確認電路編程。

16.如權利要求14所述的方法，其特征在于，所述確認還包括按隨機間隔和定時間隔之一來驗證。

17.如權利要求14所述的方法，其特征在于，所述確認還包括驗證代碼功能的數字簽名以及驗證存儲器范圍的散列的其中之一。

18.如權利要求14所述的方法，其特征在于，還包括將對所述計算機特性的失敗的驗證記入日志，并設置一非易失性標志以便在所述計算機的重啟/復位之后被求值。

19.如權利要求14所述的方法，其特征在于，所述限制計算機的功能還包括限制通信消息的數目。

20.如權利要求14所述的方法，其特征在于，所述限制計算機的功能還包括限制操作速度和將操作限于對可用軟件可執行代碼的子集的其中之一。