[發(fā)明專利]絕緣膜半導體裝置及方法

有效

• 申請?zhí)枺?/td>: 200580042404.6
• 申請日: 2005-11-04
• 公開（公告）號: CN101076894A
• 公開（公告）日: 2007-11-21
• 發(fā)明（設計）人: 奧村洋一
• 申請（專利權）人: 德州儀器公司
• 主分類號: H01L29/76
• 分類號: H01L29/76;H01L21/762
• 代理公司: 北京律盟知識產權代理有限責任公司
• 代理人: 王允方;劉國偉

技術領域

本發(fā)明涉及一種半導體裝置及具有至少兩個具有不同柵極絕緣膜厚度的晶體管的半導體裝置的制造方法。

背景技術

MOSFET(金屬-氧化物-半導體場效應晶體管)元件廣泛用作半導體裝置中的基本元件。在高額定電壓IC(集成電路)中，使用可由10-20V或更大的電壓驅動的高額定電壓MOS晶體管(下文中稱為“高壓晶體管”)。

圖7是具有根據傳統(tǒng)配置的高壓和低壓(即高額定電壓和低額定電壓)晶體管的半導體裝置的剖面圖。圖7顯示形成在p型半導體襯底101上的高壓PMOS和NMOS晶體管Tr1、Tr2及低壓PMOS和NMOS晶體管Tr3、Tr4。在半導體襯底101中，晶體管Tr1、Tr2、Tr3及Tr4的區(qū)通過元件隔離絕緣膜102來相互隔離。

在高壓PMOS晶體管形成區(qū)中，n型阱111、p型漏極區(qū)112、及p⁺型漏極區(qū)113形成于半導體襯底101中。在離p型漏極區(qū)112的端部部分一規(guī)定的距離處，p⁺型源極區(qū)114形成在n型阱111的表面上，且p型漏極區(qū)112與p⁺型源極區(qū)114之間的部分成為溝道形成區(qū)。同樣，靠近與p⁺型源極區(qū)114的溝道形成區(qū)相對的一側形成n⁺型背柵115。而且，形成柵極絕緣膜116以覆蓋溝道形成區(qū)，并在其上面形成柵電極117作為上層。該布置形成高壓PMOS晶體管Tr1。

在高壓NMOS晶體管形成區(qū)中，n型漏極區(qū)121和n⁺型漏極區(qū)122形成在半導體襯底101中。在離n型漏極區(qū)121的端部部分一規(guī)定的距離處，n⁺型源極區(qū)123形成在半導體襯底101的表面上，且n型漏極區(qū)121與n⁺型源極區(qū)123之間的部分成為溝道形成區(qū)。同樣，靠近與n⁺型源極區(qū)123的溝道形成區(qū)相對的一側形成p⁺型背柵124。而且，形成柵極絕緣膜123以覆蓋溝道形成區(qū)，并在其上面形成柵電極126作為上層。該布置形成高壓NMOS晶體管Tr2。

在低壓PMOS晶體管形成區(qū)中，n型阱區(qū)131形成在半導體襯底101中。在其表面上，形成以規(guī)定距離相互隔離的一對p⁺型源極/漏極區(qū)132，且其之間的區(qū)域成為溝道形成區(qū)。同樣，形成柵極絕緣膜133以將其覆蓋，且在其上面形成柵電極134作為上層。此便形成低壓PMOS晶體管Tr3。

在低壓NMOS晶體管形成區(qū)中，一對n⁺型源極/漏極區(qū)141形成于半導體襯底101的表面上，其以規(guī)定的距離相互隔離，且其之間的區(qū)域成為溝道形成區(qū)。同樣，形成柵極絕緣膜142以將其覆蓋，且在其上面形成柵電極143作為上層。此便形成低壓NMOS晶體管Tr4。

如圖式中所示，半導體襯底1上的各種區(qū)域分配為高壓PMOS晶體管Tr1的形成區(qū)R1、高壓NMOS晶體管Tr2的形成區(qū)R2、低壓PMOS晶體管Tr3的形成區(qū)R3、及低壓NMOS晶體管Tr4的形成區(qū)R4，且下文將對所述分區(qū)進行說明。