[發明專利]用于半導體存儲器的多厚度電介質

無效

• 申請號: 200580042256.8
• 申請日: 2005-12-15
• 公開（公告）號: CN101147258A
• 公開（公告）日: 2008-03-19
• 發明（設計）人: 東谷正昭;圖安·法姆
• 申請（專利權）人: 桑迪士克股份有限公司
• 主分類號: H01L27/115
• 分類號: H01L27/115;H01L27/105;H01L21/8247
• 代理公司: 北京律盟知識產權代理有限責任公司
• 代理人: 劉國偉

1.一種在襯底表面上形成非易失性存儲器陣列和陣列電路的方法，所述陣列電路包括高壓區和低壓區，所述非易失性存儲器陣列具有淺溝槽隔離結構，所述方法包含：形成覆蓋所述表面的第一多個部分的具有第一厚度的第一二氧化硅層；隨后在所述襯底的所述表面上形成包括所述表面的第二多個部分的具有第二厚度的第二二氧化硅層，所述第二厚度小于所述第一厚度；

在所述第二二氧化硅層上方形成第一多晶硅層；

去除所述第一多晶硅層和所述第二二氧化硅層的多個部分，以暴露所述表面的第三多個部分；

在所述表面的所述第三多個部分上方形成第三二氧化硅層；和

隨后在所述表面中形成所述淺溝槽隔離結構。

2.根據權利要求1所述的方法，其中所述表面的所述第一多個部分處于所述高壓區內。

3.根據權利要求1所述的方法，其中所述第二多個部分處于所述存儲器陣列內。

4.根據權利要求1所述的方法，其中所述第二多個部分處于中壓區中。

5.根據權利要求1所述的方法，其中所述第三多個部分處于所述低壓區內。

6.根據權利要求1所述的方法，其進一步包含形成覆蓋所述第一多晶硅層的第一氮化硅層并以與去除所述第一多晶硅層和所述第二二氧化硅層的所述多個部分以暴露所述表面的第三多個部分相同的圖案去除所述第一氮化硅層的多個部分。

7.根據權利要求6所述的方法，其進一步包含形成覆蓋所述第一氮化硅層的第二多晶硅層。

8.根據權利要求7所述的方法，其進一步包含平面化所述第二多晶硅層，以使得所述第二多晶硅層的覆蓋所述表面的所述第一和第二多個部分的部分被去除，且所述第二多晶硅層的覆蓋所述表面的所述第三多個部分的部分不被去除。

9.根據權利要求8所述的方法，其進一步包含去除所述第一氮化硅層并形成覆蓋所述第二多晶硅層的第二二氧化硅層。

10.根據權利要求1所述的方法，其進一步包含在形成所述第三多晶硅層之前將雜質植入所述表面的所述第三多個部分中。

11.根據權利要求1所述的方法，其中所述第一多晶硅層具有約350埃的厚度，所述第二多晶硅層具有約80埃的厚度，且所述第三多晶硅層具有約40埃的厚度。

12.根據權利要求1所述的方法，其中形成個別淺溝槽隔離結構以代替具有不同二氧化硅層厚度的相鄰部分之間的界面區。

13.一種在襯底的表面上形成存儲器系統的方法，所述襯底包括存儲器陣列部分和具有高壓部分、中壓部分和低壓部分的外圍部分，所述方法包含：

形成覆蓋所述存儲器陣列部分和所述中壓部分的具有第一厚度的存儲器陣列介電層；

形成覆蓋所述存儲器陣列介電層的浮動柵極層；

形成覆蓋所述高壓部分的具有第二厚度的高壓介電層；

形成覆蓋所述低壓部分的具有第三厚度的低壓介電層；和

隨后形成將所述浮動柵極層劃分為單獨部分的多個淺溝槽隔離結構。

14.根據權利要求13所述的方法，其中所述存儲器陣列是具有使相鄰浮動柵極分離的淺溝槽隔離結構的NAND陣列。

15.一種將數據存儲在存儲器陣列中的存儲器系統，所述存儲器陣列具有包括高壓電路和低壓電路的外圍電路，所述存儲器系統包含：

存儲器陣列，其具有與淺溝槽隔離結構自對準的多個浮動柵極且具有下伏于所述多個浮動柵極的具有第一厚度的柵極電介質；

高壓電路，其帶有具有第二厚度的柵極電介質；

中壓電路，其帶有具有所述第一厚度的柵極電介質；和

低壓電路，其帶有具有第三厚度的柵極電介質。

16.根據權利要求15所述的存儲器系統，其中所述第一厚度為約80埃。

17.根據權利要求15所述的存儲器系統，其中所述第二厚度為約400埃。

18.根據權利要求15所述的存儲器系統，其中所述第三厚度為約40埃。

19.根據權利要求15所述的存儲器系統，其中具有所述第一厚度的所述柵極電介質、具有所述第二厚度的所述柵極電介質和具有所述第三厚度的所述電介質包含二氧化硅。