[發(fā)明專利]優(yōu)先化任務(wù)之間的有效切換

無效

• 申請?zhí)枺?/td>: 200580040884.2
• 申請日: 2005-11-24
• 公開（公告）號: CN101065728A
• 公開（公告）日: 2007-10-31
• 發(fā)明（設(shè)計）人: M·J·M·海里格斯;E·尤哈斯
• 申請（專利權(quán)）人: 皇家飛利浦電子股份有限公司
• 主分類號: G06F9/46
• 分類號: G06F9/46;G06F9/45
• 代理公司: 永新專利商標(biāo)代理有限公司
• 代理人: 王英

1、一種處理器裝置，包括：

a)至少兩個各自具有存儲器存取功能的處理器模塊(20，30)，其用于以分配給程序例程的任務(wù)的優(yōu)先級為基礎(chǔ)處理所述任務(wù)；

b)至少兩個具有不同優(yōu)先級的存儲器棧機(jī)構(gòu)(62，64)，其用于以所分配到的優(yōu)先級為基礎(chǔ)選擇性地存儲任務(wù)；以及

c)任務(wù)切換模塊(50)，其用于響應(yīng)于插入到所述程序例程中的同步指令訪問所述至少兩個存儲器棧機(jī)構(gòu)(62，64)，從而控制在所述至少兩個處理器模塊(20，30)處執(zhí)行的任務(wù)的切換。

2、根據(jù)權(quán)利要求1所述的裝置，還包括運行時處理模塊(40)，其用于監(jiān)測所述至少兩個存儲器棧機(jī)構(gòu)(62，64)，并且用于提供對具有最高優(yōu)先級的非空存儲器棧機(jī)構(gòu)的頂部的訪問。

3、根據(jù)權(quán)利要求1所述的裝置，其中，所述同步指令包括啟動指令，其用于將所述處理器模塊中的一個(30)的程序計數(shù)器設(shè)置為指定任務(wù)地址，以及使所述處理器模塊中的另一個(20)的當(dāng)前任務(wù)從所述至少兩個存儲器棧機(jī)構(gòu)(62，64)中具有高優(yōu)先級的一個(62)中退棧。

4、根據(jù)權(quán)利要求1所述的裝置，其中，所述同步指令包括停止指令，其用于將指定任務(wù)地址推入到所述至少兩個存儲器棧機(jī)構(gòu)(62，64)中具有高優(yōu)先級的一個(62)上，以及采用所述處理器模塊中的一個(20)的下一任務(wù)地址替代所述至少兩個存儲器棧機(jī)構(gòu)(62，64)中具有低優(yōu)先級的一個(64)的頂部。

5、根據(jù)權(quán)利要求1所述的裝置，其中，所述同步指令包括保持指令，其用于使當(dāng)前任務(wù)從所述至少兩個存儲器棧機(jī)構(gòu)(62，64)中具有高優(yōu)先級的一個(62)中退棧，以及存儲指定任務(wù)地址。

6、根據(jù)權(quán)利要求3到5中的任何一項所述的裝置，其中，所述任務(wù)切換模塊(50)適于從所述同步指令中導(dǎo)出所述指定任務(wù)地址。

7、根據(jù)權(quán)利要求1所述的裝置，其中，將所述同步指令作為附加位添加到所述程序例程的指令上。

8、一種在處理器裝置中執(zhí)行任務(wù)調(diào)度的方法，所述處理器裝置具有至少兩個各自具有存儲器存取功能的處理器模塊(20，30)，所述方法包括的步驟有：

a)基于所分配到的優(yōu)先級將程序例程的任務(wù)選擇性地存儲到至少兩個具有不同優(yōu)先級的存儲器棧機(jī)構(gòu)(62，64)中；

b)將同步指令插入到所述程序例程中；以及

c)響應(yīng)于所述同步指令訪問所述至少兩個存儲器棧機(jī)構(gòu)(62，64)，由此控制在所述至少兩個處理器模塊(20，30)處執(zhí)行的任務(wù)的切換。

9、根據(jù)權(quán)利要求8所述的方法，其中，步驟b)還包括分析所述程序例程的任務(wù)的相關(guān)性的步驟，以及基于所述分析步驟的結(jié)果將所述同步指令插入到所述程序例程的匯編碼內(nèi)的步驟。

10、根據(jù)權(quán)利要求8或9所述的方法，其中，所述同步指令包括用于在所述處理器模塊中的一個上開始任務(wù)的啟動指令、用于在所述處理器模塊中的一個上停止任務(wù)的停止指令以及在所述處理器模塊中的一個上保持任務(wù)的保持指令。

11、根據(jù)權(quán)利要求8到9中的任何一項所述的方法，其中，步驟c)還包括以下步驟：與所述程序例程的常用指令的執(zhí)行同時地調(diào)用低優(yōu)先級任務(wù)和高優(yōu)先級任務(wù)之間的切換。