[發(fā)明專利]半導(dǎo)體裝置以及制造包括多堆棧混合定向?qū)又雽?dǎo)體裝置之方法

有效

• 申請?zhí)枺?/td>: 200580040188.1
• 申請日: 2005-11-29
• 公開（公告）號: CN101065840A
• 公開（公告）日: 2007-10-31
• 發(fā)明（設(shè)計）人: A·M·韋特;J·D·奇克
• 申請（專利權(quán)）人: 先進(jìn)微裝置公司
• 主分類號: H01L21/762
• 分類號: H01L21/762
• 代理公司: 北京紀(jì)凱知識產(chǎn)權(quán)代理有限公司
• 代理人: 戈泊;程偉

技術(shù)領(lǐng)域

本發(fā)明是關(guān)于半導(dǎo)體裝置以及制造半導(dǎo)體裝置的方法，更詳而言之，是關(guān)于包括絕緣體上硅(silicon-on-insulator，簡稱SOI)技術(shù)的改良半導(dǎo)體裝置。

背景技術(shù)

在半導(dǎo)體產(chǎn)業(yè)中持續(xù)研發(fā)之重要目標(biāo)為在增加半導(dǎo)體效能的同時減少半導(dǎo)體裝置的功率消耗。諸如金屬氧化物半導(dǎo)體場效晶體管(MOSFET)的平面型晶體管(planar?transistor)特別適合用于高密度集成電路。當(dāng)MOSFET以及其它裝置的尺寸減小時，該裝置的源極/漏極區(qū)域、溝道(channel)區(qū)域、以及柵極電極的大小亦減小。

具有短溝道長度持續(xù)更小的平面型晶體管的設(shè)計需要提供非常淺的源極/漏極結(jié)(junction)。淺結(jié)需要避免注入的摻雜物側(cè)向擴(kuò)散至溝道內(nèi)，因為此種擴(kuò)散不利地造成漏電流(leakage?current)以及不佳的擊穿(breakdown)效能。通常在短溝道裝置中可接受的效能需要深度為1000埃等級或更小的淺源極/漏極。

絕緣體上硅(SOI)技術(shù)允許形成高速、淺結(jié)裝置。此外，SOI裝置通過減少寄生結(jié)電容(parasitic?junction?capacitance)而改進(jìn)效能。

在SOI襯底中，由氧化硅制成的埋設(shè)氧化物(buried?oxide)(BOX)膜形成于單晶硅上，而單晶硅薄膜形成于其上。各種制造此種SOI襯底的方法為已知的。其中一種方法為通過注入氧分離(Separation-by-Implanted?Oxygen)(SIMOX)的方法，其中離子注入氧至單晶硅襯底以形成埋設(shè)氧化物(BOX)膜。

另一種形成SOI襯底的方法為晶圓鍵合(wafer?bonding)，其中將具有氧化硅表面層的兩個半導(dǎo)體襯底共同鍵合在該氧化硅表面以形成BOX層于該等兩個半導(dǎo)體襯底間。

另一種SOI技術(shù)為Smart其亦有關(guān)經(jīng)由氧化物層而鍵合半導(dǎo)體襯底。在Smart方法中，在鍵合前以氫離子注入其中一個半導(dǎo)體襯底。該氫離子注入接著使經(jīng)氫離子注入的襯底自鍵合的襯底中分離，而留下硅薄層在表面上。

可通過選擇具有某晶面定向(crystal?plane?orientations)的硅層而進(jìn)一步提升半導(dǎo)體裝置效能，該晶面定向有利于空穴或電子流動。例如，若將P型MOSFETs(PMOSFETs)制造于(110)硅表面上，且將柵極定向使空穴于(110)/<110>的方向流動，則可改良PMOSFETs的效能。在(110)/<110>方向流動的空穴的遷移率(mobility)比在習(xí)知(100)/<110>方向流動的空穴的遷移率的兩倍還高。不幸地，在(110)表面上以對(110)/<110>方向之成直角(right?angles)移動的空穴在(110)/<100>方向流動。在(110)/<100>方向的空穴的遷移率只有在(110)/<110>方向流動的空穴的遷移率的2/3。此外，在(110)面的電子遷移率比在習(xí)知(100)面的電子遷移率低很多。

此處所應(yīng)用的術(shù)語「半導(dǎo)體裝置」不限于特定揭露的實施例。此處所應(yīng)用的半導(dǎo)體裝置包含種類廣泛的電子裝置，其包含覆晶(flipchips)、覆晶/封裝組合(package?assemblies)、晶體管、電容器、微處理器、隨機(jī)存取存儲器等。通常，半導(dǎo)體裝置是指任何包括半導(dǎo)體的電子裝置。

發(fā)明內(nèi)容

在半導(dǎo)體裝置技藝中存在結(jié)合SOI技術(shù)的效能改良以及理想硅晶向(crystal?orientation)的需求。在此技藝中進(jìn)一步存在包括MOSFET的半導(dǎo)體裝置的需求，其中PMOSFETs和NMOSFETs分別制造于對于空穴(hole)和電子遷移率而言為理想的硅表面上。在此技藝中亦存在形成包括SOI技術(shù)及理想硅晶向之半導(dǎo)體裝置之方法之需求。此外，在此技藝中存在形成包括MOSFETs之半導(dǎo)體裝置之方法之需求，其中PMOSFETs和NMOSFETs制造于對于空穴和電子遷移率而言為理想的硅表面上。

本發(fā)明的實施例符合這些及其它需求，其提供包括具有第一晶向的襯底的半導(dǎo)體裝置。第一絕緣層應(yīng)在該襯底上，且多個硅層位于該第一絕緣層上。第一硅層包括具有第二晶向和晶面的硅。第二硅層包括具有該第二晶向及基本上與第一硅層的晶面垂直的晶面的硅。