[發(fā)明專利]奇數(shù)分頻無效
| 申請?zhí)枺?/td> | 200580038866.0 | 申請日： | 2005-11-09 |
| 公開（公告）號： | CN101057404A | 公開（公告）日： | 2007-10-17 |
| 發(fā)明（設(shè)計(jì)）人： | 雷姆科·C.·H.·范德貝克;多米尼克斯·M.·W.·萊納爾特斯 | 申請（專利權(quán)）人： | 皇家飛利浦電子股份有限公司 |
| 主分類號： | H03K23/48 | 分類號： | H03K23/48 |
| 代理公司： | 永新專利商標(biāo)代理有限公司 | 代理人： | 王英 |
| 地址： | 荷蘭艾*** | 國省代碼： | 荷蘭;NL |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 奇數(shù) 分頻 | ||
1、一種至少提供第一輸出信號(O_Q)的方法，該第一輸出信號具有通過對時鐘信號(CL1)進(jìn)行奇數(shù)分頻所獲得的頻率，所述方法包括如下步驟：
基于所述時鐘信號將數(shù)字值移位到一組鎖存器(18、20、22、24、26、28；18、20、22、24；18、20、22、24、26、28、70、72)中，并且在每個鎖存器中將所述值保持預(yù)定數(shù)量的半時鐘周期，其中將所述值移位到與前一鎖存器相比延遲所述時鐘信號的半個時鐘周期的后一鎖存器中，(步驟38)，以及
內(nèi)插第一(Q1)和第二(Q6；Q4；Q8)中間信號以形成所述第一輸出信號，通過存儲在鎖存器(18、28；18、24；18、72)中的信息提供每一種所述中間信號，(步驟46)。
2、根據(jù)權(quán)利要求1所述的方法，其中通過從所述鎖存器組的第一鎖存器提供的第一中間信號和從所述鎖存器組的第(N+1)個鎖存器提供的第二中間信號形成所述第一輸出信號，其中N為所述時鐘信號頻率被除以的整數(shù)。
3、根據(jù)權(quán)利要求1所述的方法，其中用于內(nèi)插的信號的一個中間信號包括存儲在所述鎖存器組的相應(yīng)鎖存器中的信息的反轉(zhuǎn)，而另一個中間信號包括與存儲在所述鎖存器組的相應(yīng)鎖存器中的信息相同的信息。
4、根據(jù)權(quán)利要求1所述的方法，其中所述內(nèi)插步驟包括組合所述第一和第二中間信號的信號邊沿，使得所述第一輸出信號在與所述時鐘信號的邊沿偏移的時間點(diǎn)上具有邊沿。
5、根據(jù)權(quán)利要求4所述的方法，其中所述內(nèi)插步驟包括組合所述第一和第二中間信號的有限陡峭的、部分重疊的信號邊沿。
6、根據(jù)權(quán)利要求1所述的方法，還包括處理通過兩個其它鎖存器(22、24；20、22；24、26)提供的第三(Q3；Q2；Q4)和第四(Q4；Q3；Q5)中間信號的步驟，(步驟42)，以便提供頻率與所述第一輸出信號相同但相位與所述第一輸出信號不同的第二輸出信號(O_I)。
7、根據(jù)權(quán)利要求6所述的方法，其中所述處理步驟包括：獲得所述第三中間信號的一種類型的邊沿和隨后的所述第四中間信號的相對類型的邊沿；以及在其間提供在由用于所述第二輸出信號的所述邊沿限定的間隔的大部分期間所述第三和第四中間信號都具有的電平。
8、根據(jù)權(quán)利要求6所述的方法，其中從所述鎖存器組中的第((N+1)/2)個鎖存器和第((N+1)/2+1)個鎖存器獲得所述第三和第四中間信號，其中N為所述時鐘信號頻率被除以的整數(shù)。
9、根據(jù)權(quán)利要求6所述的方法，其中所述第二輸出信號為同相信號，所述第一輸出信號為正交信號，或者反之亦然。
10、一種至少提供第一輸出信號(O_Q)的裝置(10；10′；10″)，該第一輸出信號具有通過對時鐘信號(CL1)進(jìn)行奇數(shù)分頻獲得的頻率，所述裝置包括：
一組鎖存器(18、20、22、24、26、28；18、20、22、24；18、20、22、24、26、28、70、72)，基于所述時鐘信號將數(shù)字值移位到其中，并且將每個鎖存器設(shè)置成將所述值保持預(yù)定數(shù)量的半時鐘周期，其中將所述值移位到與前一鎖存器相比延遲所述時鐘信號的半個時鐘周期的后一鎖存器中，以及
內(nèi)插單元(34)，設(shè)置成內(nèi)插第一(Q1)和第二(Q6；Q4；Q8)中間信號以形成所述第一輸出信號，通過存儲在鎖存器(18、28；18、24；18、72)中的信息提供每一種所述中間信號。
11、根據(jù)權(quán)利要求10所述的裝置，其中所述內(nèi)插單元連接到所述鎖存器組的第一和第(N+1)個鎖存器以形成所述第一輸出信號，其中N為所述時鐘信號頻率被除以的整數(shù)。
12、根據(jù)權(quán)利要求10所述的裝置，其中所述內(nèi)插單元設(shè)置成組合所述第一和第二中間信號的信號邊沿，使得所述第一輸出信號在與所述時鐘信號的邊沿偏移的時間點(diǎn)上具有邊沿。
13、根據(jù)權(quán)利要求10所述的裝置，還包括信號邊沿復(fù)制單元(36)，設(shè)置成處理通過兩個其它鎖存器(22、24；20、22；24、26)提供的第三(Q3；Q2；Q4)和第四(Q4；Q3；Q5)中間信號，以便提供頻率與所述第一信號相同但相位與所述第一輸出信號偏移的第二輸出信號(O_I)。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于皇家飛利浦電子股份有限公司，未經(jīng)皇家飛利浦電子股份有限公司許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/200580038866.0/1.html，轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
