[發明專利]通信信號的數字合成

無效

• 申請號: 200580032280.3
• 申請日: 2005-08-11
• 公開（公告）號: CN101076957A
• 公開（公告）日: 2007-11-21
• 發明（設計）人: J·桑托夫;S·A·穆爾
• 申請（專利權）人: 脈沖互聯有限公司
• 主分類號: H04B7/212
• 分類號: H04B7/212
• 代理公司: 北京市金杜律師事務所
• 代理人: 朱海波

技術領域

本發明一般地涉及通信。更特別地，本發明涉及一種用于數字地合成通信信號的方法。

背景技術

自從發明無線電以來，對信息傳輸能力的需求得到增長。馬可尼最初的火花發射機在十九世紀后期使點到點摩爾斯電碼通信成為可能，但是很快就被外差和超外差連續波發射機所取代，外差和超外差連續波發射機引領了非常成功的二十世紀二十年代開始萌芽的AM無線電工業。隨后幾十年是短波和FM無線電，最后通向現代數字通信。隨著工業增長和技術進步，電視廣播比比皆是，使得需要有效的無線電頻率(RF)利用率。因此，重點已經被放在在RF信道上遞送最大信息量的方法上。

自從連續波發射機出現以來，用基帶或信息、信號調制載波已經成為傳統RF通信的基礎。每個信息信道使用在頻率上與相鄰載波間隔足夠遠的不同載波以避免干擾。通過這種方法，單獨的信息信道由此調制了單獨的載波。

任意單獨的信道可以攜帶的信息量存在限制。但是，現在的消費者和企業的信息需求正在沖擊這些限制。一旦通信信道接近飽和，就實施各種策略以增加信息傳送速率(也就是數據速率或帶寬)。

增加數據速率的一般的解決方案是采用諸如頻分復用(FDM)之類的“復用”技術。不是通過單獨的RF信道推送數據流，而是可以把流分成塊并且并行調制一些固定數量的塊，把每個塊放到較低傳輸速率的獨立的“子載波”上。隨后將已調制的子載波相加成復合波形或信號并進行發送。接收時，將該復合信號重新分成其分量子載波頻率，從這些子載波頻率中提取數據。但是FDM需要子載波頻率間隔得足夠遠以防止干擾，導致頻率利用率比較低。

一種更有效的FDM方法在于使用相互“正交”的子載波，稱為正交頻分復用(OFDM)。這里，“正交”意味著已調制的載波基本不會互相干擾，但是在頻率上仍然緊靠在一起。因為OFDM信號占用的無線電頻率最少，所以使多個子載波頻率緊靠在一起產生了很大的效率增益。

實際上，OFDM需要一種方法以生成每個正交子載波頻率。過去使用獨立的振蕩器產生每個子載波，但是必須小心地使振蕩器同步以確保最終的復合波形中的子載波之間的正確相干，給OFDM系統增加了很大的復雜性和成本。后來的方法通過改為使用數字信號處理(DSP)模塊而不再需要一組同步的獨立振蕩器，取得了很大的進步。這里，二進制數字的輸入數據流或“比特流”被映射成編碼符號序列，該編碼符號序列在DSP模塊中經受快速傅立葉逆變換(逆FFT或IFFT)。IFFT產生正交時域信號(也就是用于OFDM信號的正交子載波)序列。這種方法通過使用專用計算模塊代替一組同步振蕩器而數字地生成正交子載波。

但是，根據IFFT的“寬度”和DSP的采樣速率，通過IFFT處理生成的子載波的無線電頻帶是固定的，IFFT的“寬度”和DSP的采樣速率這兩者都受到硬件和軟件設計的限制。此外，IFFT算法的基本計算需求是在其上執行操作的數據序列的長度一般必須是等于2的N次冪(也就是2^N)的一些數字，諸如512、1024或2408，從而限制了靈活性。然后正交子載波必須相加，但是得到的復合信號還需要低通濾波和使用本地振蕩器上變頻到用于傳輸的無線電頻率。

所有的這些步驟都需要專用硬件、軟件并且是運算密集的。因此，需要一種用有效的方式增加通信信道的數據速率的設備、系統和方法。

發明內容

為了應對上述問題，本發明提供用于簡化通信設備，同時達到高數據速率的設備、系統和方法。

本發明的一個實施例用數字處理器和單獨的高速數字模擬轉換器(DAC)替代IFFT、低通濾波器和需要本地振蕩器的上變頻步驟。這個實施例的一個特征是省略了若干硬件和軟件組件，并且現在能夠實現以前得不到的設計靈活性。

本發明的這個實施例直接合成或生成通信信號，該通信信號隨后便能發送，而不需要“上變頻”到傳輸頻率，并且不需要傳統通信設備中使用的很多處理步驟。

例如，本發明的一個實施例包括用于將數據編碼到一個或多個典型傳輸符號上的數字處理器。諸如高速DAC之類的波形生成器用于從已編碼的典型傳輸符號生成波形。然后將這個波形傳遞到天線并進行發送。

通過使用諸如具有至少每秒10千兆采樣的采樣速率的高速DAC，通信信號能夠在它們的傳輸頻率上直接生成，該傳輸頻率包括5千兆赫及以上的傳輸頻率。

本發明的另一個特征是在一個實施例中，只需要一個DAC，原因是其高速使它可以在不同的頻率上生成多個通信信號，從而不再需要很多組件，諸如傳統通信設備中存在的多個可編程門陣列(FPGA)。