[發(fā)明專利]形成雙金屬互補金屬氧化物半導體集成電路

有效

• 申請?zhí)枺?/td>: 200580023444.6
• 申請日: 2005-07-08
• 公開（公告）號: CN101076888A
• 公開（公告）日: 2007-11-21
• 發(fā)明（設(shè)計）人: M·多克茲;M·泰勒;J·布拉斯克;J·卡瓦利羅斯;S·達塔;M·梅茨;R·喬;J·黃
• 申請（專利權(quán)）人: 英特爾公司
• 主分類號: H01L21/8238
• 分類號: H01L21/8238
• 代理公司: 上海專利商標事務(wù)所有限公司
• 代理人: 陳斌

背景

本發(fā)明涉及制造半導體器件的方法，尤其涉及帶有金屬柵電極的半導體器件。

帶有由二氧化硅制成的極薄柵極電介質(zhì)的MOS場效應晶體管可能會經(jīng)歷不可接受的柵極漏電流。從某些高介電常數(shù)(K)的電介質(zhì)材料而非二氧化硅中形成柵極電介質(zhì)能夠降低柵極漏電流。如此處所使用的，高k電介質(zhì)意味著其介電常數(shù)大于10。然而，在最初形成高k電介質(zhì)膜時，它可能稍帶缺陷結(jié)構(gòu)。為了修補該膜，需要在相對較高的溫度下對其進行退火。

因為這一高k電介質(zhì)層可能與多晶硅不相容，所以就期望在包括高k柵極電介質(zhì)的器件內(nèi)使用金屬柵電極。在制造包括金屬柵電極的CMOS器件時，需要制造由不同材料制成的NMOS和PMOS柵電極。可以使用置換柵極工藝來形成由不同金屬制成的柵電極。在該工藝中，由一對隔離物括起的第一多晶硅層被選擇性地從第二多晶硅層上去除以在各隔離片之間形成溝槽。用第一金屬填充該溝槽。第二多晶硅層隨后被去除，并用與第一金屬不同的第二金屬進行置換。

于是，就需要替換的方式來形成置換金屬柵電極。

附圖簡述

圖1A至1N代表在實施本發(fā)明的方法的實施例時可形成的結(jié)構(gòu)的橫截面。

在各附圖中示出的結(jié)構(gòu)元件未按比例繪出。

詳細描述

圖1A至1N示出了在實施本發(fā)明的方法的實施例時可形成的結(jié)構(gòu)。一開始，在襯底100上形成高k柵極電介質(zhì)層170和犧牲金屬層169，從而形成圖1A的結(jié)構(gòu)。襯底100可以包括塊硅或絕緣體上硅的子結(jié)構(gòu)。可選地，襯底100可以包括其他材料，這些材料可以與硅結(jié)合或不與硅結(jié)合，諸如：鍺、銻化銦、碲化鉛、砷化銦、磷化銦、砷化鎵或銻化鎵。雖然在此描述了可以形成襯底100的材料的若干示例，但是可用作構(gòu)建半導體器件的基礎(chǔ)的任何材料都落入本發(fā)明的精神和范圍內(nèi)。

可用于制造高k柵極電介質(zhì)層170的部分材料包括：氧化鉿、氧化鉿硅、氧化鑭、氧化鑭鋁、氧化鋯、氧化鋯硅、氧化鉭、氧化鈦、氧化鋇鍶鈦、氧化鋇鈦、氧化鍶鈦、氧化釔、氧化鋁、氧化鉛鈧鉭和鈮酸鉛鋅。特別優(yōu)選的材料包括氧化鉿、氧化鋯、氧化鈦和氧化鋁。雖然在此描述了可以用于形成高k柵極電介質(zhì)層170的材料的若干示例，但是該層可以由用于降低柵極漏電流的其他材料制成。層170的介電常數(shù)高于10，并且在一個實施例中是15至25。

可以使用例如傳統(tǒng)化學汽相沉積(“CVD”)、低壓CVD或物理汽相沉淀(“PVD”)工藝等傳統(tǒng)沉積法在襯底100上形成高k柵極電介質(zhì)層170。較佳地，使用傳統(tǒng)的原子層CVD工藝。在這一工藝中，金屬氧化物前體(例如，金屬氯化物)和蒸汽以選定的流速被送入CVD反應器，隨后該CVD反應器在選定的溫度和壓力下工作以在襯底100和高k柵極電介質(zhì)層170之間生成原子平滑界面。CVD反應器應該工作足夠長的時間以形成帶有期望厚度的層。在大多數(shù)應用中，高k柵極電介質(zhì)層170的厚度例如可以小于60埃，且在一個實施例中在約5埃至約40埃之間。

可以在電介質(zhì)層170上形成犧牲金屬層169。犧牲金屬層169可以能夠耐受高溫(高于450℃)而不會與上覆材料反應的任何金屬。作為一個示例，犧牲金屬層14可由氮化鈦形成。在一個實施例中，可以通過濺射來形成層169。在另一個實施例中，可通過原子層沉積來形成層169。

在襯底100上形成高k柵極電介質(zhì)層170和犧牲金屬層169之后，如圖1B所示在高k柵極電介質(zhì)層170上形成犧牲層171。在此實施例中，隨后在犧牲層171上形成硬掩模層172，從而生成圖1B的結(jié)構(gòu)。犧牲層171可以含有多晶硅，并且可使用傳統(tǒng)的沉積工藝被沉積在犧牲金屬層169上。犧牲層171的厚度例如可以在約100至約200埃之間，并且在一個實施例中在約500至約1600埃之間。

硬掩模層172可含有厚度在例如100埃至1000埃的氮化硅，并且在一個實施例中其厚度可以是約200至約350埃。可以在犧牲層171上形成硬掩模層172。

隨后可以對犧牲層171和硬掩模層172形成圖案以形成被圖案化的硬掩模層130、131以及被圖案化的犧牲層104、106和109，如圖1C所示。可以使用傳統(tǒng)的濕法或干法蝕刻工藝來去除硬掩模層172、犧牲金屬層169和犧牲層171的未受保護部分。在此實施例中，在這些層已經(jīng)被蝕刻掉之后，去除高k柵極電介質(zhì)層170的露出部分174。