[發明專利]平板成像檢測器中用于靜電放電保護的方法及工藝中間物

有效

• 申請號: 200580017831.9
• 申請日: 2005-05-19
• 公開（公告）號: CN101091257A
• 公開（公告）日: 2007-12-19
• 發明（設計）人: 黃宗曉
• 申請（專利權）人: 珀金埃爾默公司
• 主分類號: H01L29/221
• 分類號: H01L29/221
• 代理公司: 北京律盟知識產權代理有限責任公司
• 代理人: 王允方;劉國偉

技術領域

本發明大體而言涉及平板成像檢測器的制作處理領域，且更具體而言涉及在基本工藝中使用一個或多個采用導電材料的短接元件來進行各組件之間的靜電放電保護，所述短接元件在檢測器的標準制造工藝中被移除。

背景技術

在成像應用中(例如在x射線成像儀及傳真器件陣列中)普遍使用用于將入射輻射能量轉換成電信號的光敏元件陣列。在制作這些陣列的光敏元件中普遍使用氫化非晶硅(a-Si:H)及a-Si合金，這是因為a-Si具有較佳的特性且相對易于制作。具體而言，可在相對大的陣列中與必要的控制或開關元件(例如薄膜晶體管(TFT))一起由這些材料制成例如光電二極管等光敏元件。

x射線成像儀形成于例如一基本平整的襯底(通常為玻璃)上。所述成像儀包括一具有光敏成像元件(通常為光電二極管)的像素陣列，其中每一光敏成像元件均具有一相關聯的開關元件(例如TFT)或一個或多個額外的尋址二極管。與一閃爍體相結合地，將x射線變換成可見光以使用光敏元件進行成像。光敏元件(通常為光電二極管)在一個表面處連接至一開關元件(通常為TFT)，并在另一表面處連接至一平行地接觸所有光電二極管的共用電極。通過復數條沿陣列側邊定位的帶有接觸焊墊的行地址線及列地址線對所述陣列進行尋址。在使用中，依次接通行線上的電壓及因而TFT上的電壓，從而能夠通過連接至外部放大器的列地址線讀出被掃描線的光電二極管上的電荷。行地址線通常稱作“掃描線”，且列地址線稱作“數據線”。地址線與從襯底的有源區朝襯底邊緣延伸的觸指電接觸，而這些觸指又電連接至接觸焊墊。通過所述接觸焊墊與外部掃描線驅動電路及數據線讀出電路進行連接。

如大多數微電路裝置一樣，這些陣列的元件會受到靜電放電(ESD)的破壞。當跡線的相對大的尺寸、長度及間距可致使相對電容值較小時尤其如此。為提供ESD防護，現有技術電路已采用了犧牲電容器來吸收ESD能量并因此保護圖像陣列不會受到破壞。但受到破壞的電容器會在跡線之間產生一硬短路，此需要通過激光修復或一額外的工藝步驟來徹底消除。某些已知的現有技術裝置使用TFT作為ESD保護裝置。TFT的柵極連接至漏極電極，因而大的靜電電壓將使晶體管導通并在靜電荷造成任何破壞之前泄放掉靜電荷。TFT的導通電阻通常大于500KΩ，在平均線電容例如為50pf時，使靜電荷徹底放電需要100ns的時間。而例如氧化物及氮化物擊穿等ESD破壞可在10ns內發生。因此，TFT型ESD保護裝置僅在電荷積聚相對慢的情況下有效。

現有技術中最有效的ESD保護方法只是將所有金屬跡線一同接地，從而在其間將不再存在任何偏壓積聚。此后使用激光或機械式玻璃劃割器來分離金屬跡線，以便能夠進行面板測試或組裝。然而，激光切割會不可避免地產生導電性碎屑或顆粒。對金屬跡線進行機械劃割本身就會在劃割期間引起ESD危險。亦可使用濕蝕刻或干蝕刻工藝來使金屬跡線與地電位分離。但此將需要使用一額外的工藝步驟。

因此，希望在處理期間為微電路元件提供ESD保護，其中無需使用額外處理步驟便能在處理期間去除保護裝置。進一步希望來自保護裝置的碎屑或其他污染物不會對過程元件做成污染，或者不會使最終產品帶有可能會影響性能的殘余形體。

發明內容

本發明構成一種用于在光電二極管陣列面板的制作處理期間提供靜電放電保護的方法。在一玻璃襯底上沉積一具有第一跡線及焊墊形體的第一金屬層。蝕刻第一金屬層以界定跡線及焊墊輪廓并在所述第一金屬層上沉積一介電層。蝕刻所述介電層以提供穿過所述介電層的第一通路，并沉積一穿過所述第一通路接觸所述第一金屬層的第二金屬層，以提供一在進一步操縱及處理期間實現各跡線之間的接觸的短接棒，從而實現ESD保護。然后，沉積一第二介電層并在正常處理期間形成一環繞所述短接棒的第二通路，以用于將一第三金屬層連接至所述第二金屬層。沉積所述第三金屬層并對其進行遮罩以便進行蝕刻。移除所述短接棒周圍的光阻劑，并對第三金屬層進行濕蝕刻來移除所述短接棒從而使所述陣列能夠正常工作。

在一替代實施例中，通過由FET硅的未摻雜層以及金屬短接棒所形成的泄漏路徑來提供額外的ESD保護。在蝕刻金屬短接棒之后會留下FET硅棒作為泄漏路徑來進行持續的ESD保護，直至對光電二極管的底部觸點進行蝕刻為止-在所述蝕刻期間會同時移除FET硅短接棒。

附圖說明

結合附圖參閱下文詳細說明將會更清楚地了解本發明的這些及其他特征和優點，附圖中：

圖1是一根據本發明第一實施例的成像儀陣列的實例性跡線及電路形體的俯視圖；

圖2a是所述陣列在蝕刻之前各個層的側視剖面圖；

圖2b是所述陣列在蝕刻之后各個層的側視剖面圖；