[發明專利]延遲調整電路、集成電路裝置以及延遲調整方法無效
| 申請號： | 200410101384.2 | 申請日： | 2004-12-17 |
| 公開（公告）號： | CN1630190A | 公開（公告）日： | 2005-06-22 |
| 發明（設計）人： | 田村剛 | 申請（專利權）人： | 精工愛普生株式會社 |
| 主分類號： | H03K5/13 | 分類號： | H03K5/13;G11C11/413 |
| 代理公司： | 北京康信知識產權代理有限責任公司 | 代理人： | 余剛 |
| 地址： | 日本*** | 國省代碼： | 日本;JP |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 延遲 調整 電路 集成電路 裝置 以及 方法 | ||
【說明書】：
下載完整專利技術內容需要扣除積分，VIP會員可以免費下載。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于精工愛普生株式會社，未經精工愛普生株式會社許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/200410101384.2/2.html，轉載請聲明來源鉆瓜專利網。
- 上一篇：布線電路基板保持板及其制造方法
- 下一篇：通信系統
