[發(fā)明專利]用于降低功率消耗的輸入緩沖器電路有效
| 申請?zhí)枺?/td> | 200410091065.8 | 申請日： | 2004-11-16 |
| 公開（公告）號： | CN1777030A | 公開（公告）日： | 2006-05-24 |
| 發(fā)明（設計）人： | 李宏達 | 申請（專利權）人： | 矽成積體電路股份有限公司 |
| 主分類號： | H03K19/0185 | 分類號： | H03K19/0185 |
| 代理公司： | 北京銀龍知識產(chǎn)權代理有限公司 | 代理人： | 郝慶芬 |
| 地址： | 臺灣省*** | 國省代碼： | 中國臺灣;71 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 用于 降低 功率 消耗 輸入 緩沖器 電路 | ||
【說明書】：
下載完整專利技術內容需要扣除積分，VIP會員可以免費下載。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于矽成積體電路股份有限公司，未經(jīng)矽成積體電路股份有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業(yè)授權和技術合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/200410091065.8/2.html，轉載請聲明來源鉆瓜專利網(wǎng)。
- 上一篇：調節(jié)器電路
- 下一篇：增益補償
