[其他]多功能多值邏輯集成電路

在審

• 申請號: 101986000008370
• 申請日: 1986-12-08
• 公開（公告）號: CN1005234B
• 公開（公告）日: 1989-09-20
• 發明（設計）人: 鄭啟倫;朱斌;林偉平
• 申請（專利權）人: 華南理工大學
• 代理公司: 華南理工大學專利事務所
• 代理人: 羅觀祥;盛佩珍

1、一種全定制多功能多值邏輯陣列集成電路MMAIC，其特征在于由兩個三值閾值運算電路Ⅰ、Ⅱ和兩個三值JK計數器Ⅲ、Ⅳ及9個DYL與門DYI₁～DYL₉組成，其連接狀態為：三值閾值運算電路I的三個輸出端A⁰、A¹、A²分別作為DYL₁、DYL₂、DYL₃和DYL₄、DYL₅、DYL₆及DYL₇、DYL₈、DYL₉的行選通輸入端，三值閾值運算電路Ⅱ的三個輸出端B⁰、B¹、B²分別作為DYL₁、DYL₄、DYL₇和DYL₂、DYL₅、DYL₈及DYL₃、DYL₆、DYL₉的列選通輸入端，DYL與門DYL₁～DYL₉各空出一個輸入端，而它們的輸出端相互并聯并通過電阻R₆接地。

2、一種半定制多值邏輯陣列集成電路SCMAIC，其特征在于由兩個三值閾值運算電路Ⅴ、Ⅵ和9個三輸入端DYL與門DYL₁₀～DYL₁₈及三個負載電阻R_A、R_B、R_C組成，根據不同功能要求將三值閾值運算電路的輸出端A⁰、B⁰、A⁰、B⁰、A¹、B¹、A²、B²、A²、B²分別連接到DYL與門DYL₁₀～DYL₁₈的輸入端。

3、權利要求1所述的三值門值運算電路Ⅰ、Ⅱ，其特征在于分別由五個電阻R₁～R₅、DYL與門DYL₁₉、三個“1”電平開啟的NMOS管T₁、T₂、T₄和一個“2”電平開啟的NMOS管T₃串并聯而成，其連接狀態為：輸入端A與T₁、T₃的柵極相連，T₁、T₃的漏極分別與T₂、T₄的柵極相連，T₁、T₂、T₃、T₄的漏極分別通過電阻R₁、R₂、R₃、R₄接電源Vcc，它們的源極均接地，T₂、T₃的漏極分別接DYL₁₉的兩個輸入，DYL₁₉輸出通過R₅接地并作為輸出A¹，輸出A⁰、A²分別與T₁、T₄的漏極相連。