[其他]譯碼電路

在審

• 申請號: 101986000002400
• 申請日: 1986-04-05
• 公開（公告）號: CN86102400B
• 公開（公告）日: 1988-10-05
• 發明（設計）人: 戍井豐志;柳下棣生
• 申請（專利權）人: 沖電氣工業株式會社
• 代理公司: 中國專利代理有限公司
• 代理人: 葉凱東

對二維編碼的圖象信號進行譯碼的本發明譯碼電路是由從圖象信號的串行數據中識別包括編碼方式、掃描寬度、行同步代碼、返回控制代碼，以及錯誤代碼在內的各個數據，分別將該數據變換成并行數據的中間代碼的變換器，貯存變換器中的中間代碼的存貯器、以及順序讀出貯存在存貯器中的中間代碼，識別該中間代碼，根據識別結果，參考譯碼行之前的參考行，再生譯碼行的雙值象素的再生器構成。采用這種譯碼電路結構，就能使上述兩個處理程序單獨地而且并行地進行。

本發明是關于對傳真或電子外存儲器等所用的二維編碼方式編碼的圖象信號進行譯碼的譯碼電路。

以往，在廣泛采用傳真和圖象文件等范圍內，使用MR（改讀）方式和MH（改進型哈夫曼碼）方式等圖象區域壓縮方式進行編碼，對編碼的信號進行譯碼，再生象素數據，此過程大體可分為如下兩個處理程序。

程序1：識別編碼后被傳輸的信號是否與按二維編碼方式規定的通路模式（P）、垂直模式（V）、水平模式（H）或EOL（此行結束）、RTC（返回控制）等任一種模式相對應。

程序2：根據上述程序中被識別的模式，再生為實際的象素數據。

實現這些處理程序的譯碼電路用圖2說明。圖2是表示原有的譯碼電路結構的方塊圖。圖中，1是調制解調器，和通信線路相接，2是處理電路，由包括微處理器軟件在內的電路或布線邏輯電路等構成，將調制解調器輸入的編碼數據進行譯碼處理，3是存儲參考行的參考行存儲器，4是存儲譯碼行的譯碼行存儲器。

通過調制解調器1的編碼數據就是在處理電路2中識別通路模式、垂直模式和水平模式的任一種模式后，順序一位一位讀出參考行存儲器3的數據（這里使白點象素與“0”對應，使黑點象素與“1”對應），該參考行存儲器3存儲著譯碼行的前面一行的行的象素數據，然后找出白點黑點的象素變化點b₁或b₂。接著，以識別了的模式為基準，參考這個變化點后，決定譯碼行上的變化點a₁或a₂，將“0”或“1”作為象素數據，順序寫入譯碼行存儲器4。這里變化點a₁、a₂、b₁、b₂正如CCITT（國際電報電話咨詢委員會）建議的T4（第3組傳真）以及T6（第4組傳真）中所規定的那樣，a₁表示在編碼行上在起點變化象素a₀右邊的最初變化點的變化象素，a₂表示在編碼行上a₁右邊的最初變化點的變化象素，b₁表示在a₀右邊，和a₀顏色相反的參考行上最初變化點的變化象素，b₂表示在參考行上b₁右邊最初變化點的變化象素。

但是，在上述結構的譯碼電路方式中存在下列問題。

譯碼程序的程序1和程序2分別是串聯連接的而且是循環的，因此產生下列問題。

（1）將兩個程序串行進行，需要處理時間。

（2）在一個電子電路中共同進行程序1的邏輯處理和程序2的邏輯處理這種本質不同的邏輯處理，因而邏輯結構變得復雜。

實際問題是

（1）構成具體電路時，調整復雜。

（2）形成電子電路時，平面寬度增大，不適應近幾年半導體做成的集成電路，所謂的大規模集成電路。

暴露出難以對付當前的儀器設備小形化的趨勢。

本發明為解決上問題，提供一種邏輯結構簡單，便于調整，而且大規模集成電路容易實現的譯碼電路。

為解決上述問題，本發明由下列三部分構成。

（1）變換器-對采用二維編碼方式編碼的圖象信號進行譯碼的譯碼電路中，根據上述圖象信號的串行數據識別包括編碼模式、掃描寬度、行同步代碼、返回控制代碼以及錯誤代碼在內的各個數據，分別將各個數據變換成并行數據的中間代碼。

（2）存儲器-存儲從變換器得到的中間代碼。