[其他]隨機存取存貯器的快速功能測試法及其系統

在審

• 申請號: 101986000002265
• 申請日: 1986-03-04
• 公開（公告）號: CN1006095B
• 公開（公告）日: 1989-12-13
• 發明（設計）人: 戴維·梅里爾·雅各布森
• 申請（專利權）人: 約翰·弗蘭克制造公司
• 代理公司: 中國專利代理有限公司
• 代理人: 匡少波;黃向陽

通過在全部存貯器單元并且大體均勻分布的單元地址的第一序列，依次地將隨機數（ｒａｎｄｏｍ　ｂｉｔｓ）寫入隨機存取存貯器系統，然后取補，通過相反的地址序列，讀取這些單元的內容并取補。最后。通過單元地址的最初序列，再一次讀取這些單元的內容。利用這些單元的讀取內容和期望內容之差別，我們能識別存貯單元的故障。最好由可逆偽隨機序列發生器，實現軟件生成這些隨機數（ｒａｎｄｏｍ　ｂｉｔｓ），而用地址函數編程的地址散列程序，產生均勻地址序列，它基本上均等地操作了全部地址線。

本發明一般講是關于隨機存取存貯器系統的功能測試的，更詳細的說，是用有高度可靠性的快速功能測試算法，檢測存貯器系統中的故障的概率方法和系統。

半導體存貯器技術的最新發展顯著地增加了半導體隨機存取存貯器（RAMS）的使用。這類存貯器通常是采用雙極或金屬氧化物半導體（MOS）技術的大規模集成（LSI）器件。圖1用示意圖表示隨機存取存貯器系統（RAM）10，它主要包括一些存貯器器件12，地址譯碼器14和與數據和地址總線17、19連接的數據緩沖器16。每個存貯器器件或芯片12包含許多存貯器單元，這些單元按字組成并且有寫入和讀出能力。經過控制總線21把讀/寫信號加到RAM器件12上。

在存貯器芯片內任何部分可能發生的物理故障取決于那些諸如元件密度、線路布局和制造方法等因素。檢測這些故障的必要的試驗過程分為三類，直流參數測試、交流參數測試和功能測試。

在直流參數測試中，對芯片的直流參數檢查其不容許的輸出電平、高的功耗、輸出能力、噪聲容限、邏輯信號的上升和下降次數及其他指標。交流參數測試或動態測試，測量交流參數，諸如存貯器存取時間、建立時間和保持時間以檢測任何誤動作現象。可由交流測試檢出的誤動作的實例，包括，“慢寫-恢復”即在每個寫入周期之后的讀取周期時，存貯器在規定的存取時間里不能產生正確信息，和“睡眠癥（SLEEping Sickness）存貯器在小于規定的保持時間里，丟失信息。

功能測試檢測導致存貯器不正常工作的永久性故障。一般講，假如從任何單元讀出的值與最新寫入那個單元的值一致，而且與原來寫入的值或任何別的單元的內容無關，那么，這個讀/寫隨機存取存貯器可定義為是有作用的或有效的。

一個包含所有可能故障的功能試驗是不實際的，因為那樣的試驗的復雜性將達2ⁿ數量級。其中n是存貯器中的單元數。這是因為在一個測量周期期間，監視一個單元，要考慮到在其余單元的所有可能狀態的諸多情況，因此，假定一個單元存取時間為500毫微秒，要試驗一千位RAM就需要約10²⁹³秒。因此，要形成任何實際可行的試驗程序，試驗必須是不涉及所有可能的故障而僅是那些最可能發生的故障的子集。這稱為故障模型試驗。

本發明的測試所用的模型假設與所測試的芯片的布局，或者甚至哪些地址線選擇芯片以及哪些選擇芯片中的位等關系都很小。這個模型是基于存貯器器件的分級，從芯片的最低級單元開始。下一級是芯片本身、接著是芯片版。最高一級是被測的整個系統。分級系統的每一級與地址位（address bits）的子集相聯系，這些地址在它們的組成元件之中進行選擇。分級系統的級安排成行和列，各有單獨的地址位控制。該模型包括按字編制的存貯器系統。分級系統的較高級別通常是一個元件內的全字（Full word），即一個板通常將包含一個全字。例如，一個16位字的系統，是由具有許多16K×1的芯片的單板或多板組成的，在每個板上有全部的（數據）位，但是，字的每個（數據）位有單獨的芯片。另一方面，系統可以由2K×8的芯片構成，每個芯片上有8個不同的數據位。

該模型包含以下故障式樣：

1.RAM單元粘連（sticK）。這發生在一個單元總是1或是總是0。一種情況是某單元可能強制成某種狀態并且是可讀的，但是一旦轉變成相反狀態，就不能再改變。另一種情況稱為轉變（transition）故障，該單元出現粘連與選址到它時的寫入操作有關，但是由于同時產生了耦合故障而仍然可能被改變。

2.地址位粘連。該故障同時變換兩組地址。假如該故障是在分級系統的每個元件包含一個全字的一個級上，那么將影響到這些字的所有數據位。